ARM Cortex-A72 處理器架構登場,要匹配旗艦 SoC

作者 | 發布日期 2015 年 02 月 05 日 0:00 | 分類 晶片 , 零組件
ARM_VR-Zone0204-1

距離 Cortex-A57 發表也有兩年餘,採用設計的 SoC 也已開始普及,讓我們開始著眼 ARM 接下來的推出的設計。日前 ARM 正式推出了新一代的 ARM SoC IP,包含了 Cortex-A72 核心、CCI-500 互聯匯流排以及 Mail-T880 GPU,都是瞄準旗艦 SoC 市場的最上位產品。




ARM Cortex-A72 接下來將會接下先前 A57 的旗艦設計位置,一樣是使用了 ARMv8-A 64bit 指令集,但是製程上使用了 16nm FinFET,因此在同樣功耗下,持續性能達 Cortex-A15 的 3.5 倍,與 Cortex-A57 相比也來到了 1.8 倍的成長有餘,至於深入的 IPC 優化,目前 ARM 並沒有提及,未來有更多資料會再進行分析。

這款 IP 當然支援了 big.Little 技術,在 ARM 的官方簡報中,目前與搭配的 Little core 還是 Cortex-A53,ARM 表示作為輔助的小核心 A53 在設計上是足夠的,因此目前會繼續使用下去,當然新一代的 Little core 也正在開發中。

ARM_VR-Zone0204-2
ARM_VR-Zone0204-3
ARM_VR-Zone0204-4

目前 ARM 已經宣布取得 A72 授權的公司包含了 HiSilicon、MediaTek、Rockchip 等公司,至於 Qualcomm、Samsung 等 Major player 目前未在清單中,但很快應該也能見到。

伴隨著新的 Core design,ARM 也公開了新的系統互聯匯流排 CoreLink CCI-500,來取代也已使用了 3 年的舊設計 CCI-400。CCI-500 最主要的新設計在於互聯匯流排內增加了 Snoop Filter,透過增加 Snoop Filter 來降低為了維持快取一致性(Cache Coherent)所進行的嗅探(snoop)動作對於匯流排的多餘負擔;早先的 Snoop Filter 設計只限於單一 cluster 內,新設計則能進一步降低快取查詢的次數來提升功耗表現,也能夠釋放多餘的記憶體頻寬出來,ARM 稱這樣的設計能夠提升 30% 左右的記憶體頻寬性能。

ARM_VR-Zone0204-5

另外 CCI-500 也提升了系統的總體頻寬,從 CCI-400 的兩個 ACE(AXI Coherency Extension)Port 提升到四個,等於是容許了單一系統上的叢集數量達到四個。雖然出於功耗等考量在 mobile 平台應該還是維持兩個叢集的設計,但增加了使用彈性在未來也能夠有新的配置可能。記憶體部分也最高支援到 4 個通道,最高可到 128 bit,雖然 Qualcomm 的 Snapdragon 805 已經是如此設計,但考慮到 Snapdragon 805 使用了自製的匯流排並沒有快取一致性,因此 CCI-500 看起來還是相當先進的。

ARM_VR-Zone0204-6

前一段時間 ARM 已經發表了一部分的 Mail-T800 系列 GPU 產品,包含 T820、T830 以及接替 T760 的 T860。現在正式推出了最上位的 Mali-T880,不過一如往常的,ARM 對於 T880 內部架構還是相當保密,猜想也許會和目前已知的 T860 內部架構有些修改;性能方面比起 T760 提升 1.8 倍,功耗則是低上 40%。

ARM_VR-Zone0204-7

整體看來,這次的更新著重在於製程的升級,以及降低 big.LITTLE 應用可能出現的瓶頸,包含了更強的主核心與更完善的互聯匯流排。

(本文由 VR-Zone 授權轉載) 

發表迴響