高通研發 NanoRings 技術,有望在 7 奈米製程解決電容問題

作者 | 發布日期 2017 年 12 月 20 日 9:00 | 分類 奈米 , 晶片 follow us in feedly

目前,製造先進晶片離不開電晶體,核心在於垂直型柵極矽,原理是當裝置開關開啟時,電流就會通過該部位,然後讓電晶體運轉。但業界的共識認為,這種設計不可能永遠用下去,一招打天下,總會遇到不管用的那天。IBM 開始著手探索新設計,並命名為 Nanosheets,可能會在未來幾年投入使用。而高通似乎有不同想法。



聯合晶片製造業大腕 Applied Meterials、Synopsys,高通對 5 種下世代技術模擬與分析了設計候選方案,核心問題是,獨立電晶體和完整的邏輯門(包含獨立電晶體)的效能表現有何不同。

結果發現,最後的「贏家」並非這 5 個候選方案中任何一個,而是一款由高通工程師新設計的方案,叫 NanoRings。

「裝置工程師或製程工程師,只是最佳化了某些非常有限的特徵」,高通公司首席工程師 S.C.Song 解釋。舉例而言,在裝置這維度上,重點在於電晶體的柵極能好好控制電流通過它的通道。然而,當轉變成完整的邏輯門而不是單個電晶體時,其他方面變得更重要。值得一提的是,Song 和團隊發現,裝置的寄生電容──轉換過程中由於非預期的電容器架構而損失──是真正的問題。

這就是為什麼高通團隊選擇他們的奈米設計,而不是 IBM 的 Nanosheets。高通將之稱為 Nanoslabs。從側面看,Nanoslabs 看起來像一堆兩到三個長方形的矽板,每個板被一個高 k 介電和一個金屬柵極包圍,柵極電壓在矽中產生電場,進而使電流流過。

▲ Nanoslabs 的電晶體架構包圍著矽(粉色),金屬柵極(藍色)與高 k 介電的(紫色)絕緣,這種架構導致寄生電容會阻礙效能。

用柵極電極完全包圍每個矽板,可控制電流的流動,但同時也引入寄生電容,因為矽、絕緣子、金屬、絕緣體、矽片之間的架構基本上是一對電容。

Nanorings 透過改變矽的形狀來解決這問題,且不完全填補金屬板之間的空隙。在氫中烘烤裝置會使矩形板拉長為橢圓形。這樣就把它們之間的空間掐住了,所以只有高 k 介電完全包圍它們。金屬門無法完全圍繞,所以電容就少了。然而,門的電場強度仍然足以抑制電流的流動。

▲ 奈米技術減少了寄生電容,因為它無法完全填補矽與金屬之間的空間。

高通公司製程技術團隊的副總裁 Chidi Chidambaram 表示,如果要把製程降至 7 奈米及以下,電容縮放是最具挑戰性的問題。儘管在模擬中取得了明顯勝利,但在未來晶片中,電晶體的問題還遠未解決。Song 和合作者計劃用奈米材料繼續測試電路和裝置,他們還計劃模擬更複雜的電路、系統,直到做出一支完整的手機。

最後測試的結果或許是消費者最關心的──如果智慧手機在奈米技術上執行,那麼它將準確計算出智慧手機正常使用一天後的剩餘電量。

(本文由 雷鋒網 授權轉載;圖片來源:高通/IEEE)