AI晶片封裝技術革命

一場改變半導體產業的技術演進之旅

"當摩爾定律的腳步逐漸放緩,一場關於封裝技術的革命正悄然展開..."

AI 引爆對高效能運算晶片的龐大需求,正當摩爾定律逐漸逼近物理極限,先進封裝已成半導體產業突破物理極限的關鍵戰場。

當市場目光都聚焦在台積電 CoWoS 產能有多吃緊,陸續出現 CoPos、CoWoP 等新技術,誰才是這場 AI 晶片軍備競賽中,隱身幕後真正的最大贏家?

科技新報深入解析這場由 AI 點燃的封裝技術變革,帶你一窺供應鏈的權力轉移與未來新贏家。

AI 晶片先進封裝技術演進路徑
HBM
GPU/CPU
Interposer
Package Substrate
PCB
CoWoS
(Chip-on-Wafer-on-Substrate)
HBM
GPU/CPU
Panel RDL
Package Substrate
PCB
CoPoS
(Chip-on-Panel-on-Substrate)
HBM
GPU/CPU
Interposer
SLP
CoWoP
(Chip-on-Wafer-on-PCB)

CoWoS、CoPoS、CoWoP 傻傻分不清,誰才是下一代最該關注的技術?

項目 CoWoS CoPoS CoWoP
技術核心晶片與矽中介層先整合,再封裝 ABF 封裝基板上晶片模組在面板級基板,再轉手到類載板產效率、降低成本移除 ABF 基板,將晶片與中介層模組直接轉在高精度類載板上
優勢技術成熟,支援 HBM 堆疊與高密度連接生產效率更高、單位成本更低,適用於大面積設計結構簡化、訊號路徑最短、散熱設計彈性更佳,理論成本最低
量產時程已進入量產
開發中開發中
應用AI 加速器、HPC、HBM 堆疊模組AI 加速器、HPC、HBM 堆疊模組AI 加速器、HPC、HBM 堆疊模組
供應鏈變化依賴 ABF 基板;台積電 CoWoS 產能為關鍵瓶頸驅動面板級封裝設備與材料升級需要高精度 PCB、超薄銅箔、類載板 (SLP) 及 mSAP 為關鍵技術

先進封裝相關設備供應商生態系統

HBM
SoC
Interposer
Package Substrate

CoWoS

量產時間
2024-2026年
  • Wafer Level
  • 於中介層上垂直堆疊各晶片
  • 2.5D IC 先進封裝
  • 將不同製程晶片封裝一起

供應商

  • 台積電
  • 日月光投控
  • 志聖
  • 弘塑
  • 辛耘
  • 均豪
  • 萬潤
  • 均華
  • 鈦昇
HBM
SoC
SoC
SoC
Interposer
Package Substrate

SoIC

量產時間
2025-2027年
  • Wafer Level
  • 3D Hybrid Bonding 技術
  • 降低總體功耗
  • 提高傳輸效率
  • 更高記憶體頻寬

供應商

  • 台積電
  • 日月光投控
  • 志聖
  • 弘塑
  • 辛耘
  • 均豪
  • 萬潤
  • 均華
  • 鈦昇
Chip A
Chip B
RDL

FOPLP

量產時間
消費IC: 2025-2027年
AI GPU: 2027年
  • Panel Level
  • 方形面積利用率高
  • 晶粒尺寸可擴大
  • 封裝顆數增加
  • 挑戰:翹曲、均勻性、良率

供應商

  • 日月光投控
  • 力成
  • 群創
  • 友威科
  • 鑫科
  • 群翊
  • 東捷
HBM
SoC
Panel RDL
Package Substrate

CoPoS

量產時間
AI GPU: 2027-2028年
  • Panel Level
  • 2.5D封裝技術
  • 利用率提高
  • 封裝顆數增加
  • 問題:翹曲、均勻性、良率、易碎

供應商

  • 家登
  • 迅得
  • 均華
  • 弘塑
  • 萬潤
  • 群翊
  • 天虹