CPO 擴展至 XPU 對光通訊架構有何改變？

隨著 AI 算力需求爆發，共同封裝光學（CPO）技術正從網路交換器延伸至 XPU（如 GPU、ASIC）核心。這項轉變打破了傳統銅纜在高速傳輸下的物理限制，將光引擎與運算晶片直接整合在同一封裝基板上。透過台積電 COUPE 等先進封裝技術，電訊號傳輸路徑被極大化縮短，使資料中心架構從「電互聯」邁向「光互聯」。這不僅讓單一機架內的傳輸距離從 1 公尺延伸至數百公尺，更支援 1.6T 以上的超高頻寬，解決了 SerDes 速率提升帶來的能耗與訊號衰減難題，為兆級參數模型的超級運算叢集奠定基礎。

晶片巨頭將 CPO 導入 XPU 的核心動機在於重構 AI 基礎設施的能效比與擴展性。NVIDIA 與 Marvell 等廠商藉此將光通訊視為 SoC 的一部分，而非外掛模組，這不僅能降低高達 65% 的光學元件功耗，更強化了對整體網路拓撲的掌控權。對雲端服務供應商（CSP）而言，這代表著 Scale-up 縱向擴展能力將不再受限於單一機櫃，能實現跨機架的「光速互聯」閉環架構。雖然短期內 CPO 與可插拔模組將共存，但隨著 2026 年 Rubin 等下世代架構問世，光電融合將成為半導體封裝的標配，重塑從晶片設計到光通訊供應鏈的勢力版圖。