AI 晶片變大，CoPoS 有何優勢？

隨著 AI 晶片尺寸持續擴張，傳統 12 吋圓形矽晶圓在面積利用率與封裝效率上已面臨瓶頸，半導體業界正加速轉向「以方代圓」的 CoPoS（Chip-on-Panel-on-Substrate）技術。這項技術核心在於將晶片排列在矩形面板基板上，取代傳統圓形矽中介層，並導入玻璃或藍寶石等新材料。CoPoS 的優勢在於能支援超過 2,500 平方毫米的超大面積封裝，並透過 RDL 層強化電路互連。台積電預計於 2026 年設立首條實驗線，目標在 2028 年底實現量產，首波應用將鎖定 NVIDIA 與 AMD 等高效能運算大廠。

封裝技術從「圓」轉「方」是應對摩爾定律放緩與 AI 算力需求暴增的必然選擇。CoPoS 透過矩形面板大幅提升生產效率，單位成本較傳統 CoWoS 更具競爭力，且能有效緩解大尺寸晶片常見的翹曲難題。這不僅是製程的改變，更是材料科學的突破，特別是玻璃基板的導入，為未來 2.5D 與 3D 封裝提供了更佳的散熱與訊號傳輸路徑。隨著台積電與 NVIDIA 深度綁定研發，CoPoS 將成為高階 AI 晶片維持性能領先的關鍵。這場技術革命也將重塑封裝設備與材料供應鏈，讓具備面板級製程能力的台廠在下一波先進封裝競賽中佔據戰略高地。