面板級封裝提升利用率，如何影響 AI 晶片成本？

隨著 AI 晶片尺寸不斷擴大，傳統 12 吋圓形晶圓的邊角料浪費問題日益嚴重，促使半導體業界加速轉向「扇出型面板級封裝」（FOPLP）。這項技術的核心在於將封裝基板由圓形改為矩形，使空間利用率從傳統晶圓的 85% 大幅提升至 95%。根據工研院與業界數據，透過大面積玻璃基板生產，單次產出量可達 12 吋晶圓的數倍，能有效降低約 30% 至 60% 的製程成本。目前台積電、日月光、力成及群創等大廠均已展開布局，預計 2027 年後將成為 AI 與高效能運算（HPC）晶片優化成本結構的關鍵路徑。

先進封裝「面板化」的本質是一場關於形狀與效率的革命，其背後動機在於緩解 CoWoS 產能供不應求及矽中介層成本過高的瓶頸。對輝達與超微等晶片巨頭而言，面板級封裝不僅能優化整體擁有成本（TCO），更能突破光罩尺寸限制，容納更多邏輯與記憶體晶片。這股趨勢正重塑半導體後段製程的競爭格局，讓原本面臨產能過剩的面板廠得以利用舊世代產線轉型，與封測廠及晶圓代工廠形成新的互補生態。儘管目前仍面臨精密度斷層與高階曝光機成本等技術門檻，但隨著標準化規格確立，PLP 將成為 AI 時代下兼顧效能與經濟效益的必然選擇。