銅混合接合技術大突破：為三維積體電路與先進封裝開啟新未來

三維積體電路（3D IC）技術正逐漸成為推動半導體產業創新的關鍵技術。（資料來源：閎康科技，經科技新報編修為上下兩篇，此篇為上篇）

▲ 本文出自國立陽明交通大學電子研究所，劉昱論、陳冠能於閎康科技發布之技術文章「銅混合接合技術的創新突破：三維積體電路與先進封裝的關鍵技術」文稿，經科技新報修編。

隨著人工智慧（AI）、高效能運算（HPC）、5G 通訊和物聯網（IoT）等應用的快速發展，傳統的摩爾定律（Moore’s Law）已趨於飽和，使得透過平面微縮提升性能的方式面臨物理極限，而 3D IC 技術則通過垂直堆疊多個晶片或晶圓，成功突破這一瓶頸，實現更高的運算效能、更低的功耗，並推動系統整合的緊密化。

3D IC 使半導體邁向高頻寬與低功耗時代

與傳統的 2D IC 相比，3D IC 能顯著縮短晶片內部與晶片間的互連距離，大幅降低寄生電阻與寄生電容，進而提升訊號傳輸速度，減少功率損耗並提升整體頻寬，使其成為高頻寬記憶體（HBM）、AI 加速器，以及數據中心等應用的理想選擇。此外 3D IC 技術還能促進異質整合，使不同製程節點、不同材料甚至不同功能的元件能夠在單一封裝內協同運作，例如將處理器（CPU/GPU）、記憶體（DRAM）、射頻（RF）與感測器（Sensors）等異質晶片整合於一個緊湊的封裝內，不僅提升系統性能，還能改善成本與提升設計彈性 [1][2]。

針對更運算性能，低延遲，以及高能效電子元件的需求持續增長，半導體產業正快速地邁向三維積體電路技術。積體電路（IC）互連技術的不斷演進，滿足低功耗以及更高輸入/輸出（I/O）密度的需求。傳統上，覆晶（Flip-chip）技術利用錫球（Solder bumps）作為高效能晶片與封裝之間的標準互連方式，其間距通常超過 100 µm [1]。然而，這種大間距的錫球互連方式存在寄生電阻與寄生電容效應，導致訊號衰減與能量消耗增加，進一步影響訊號完整性與功耗效率，最終限制整體系統的性能 [3]。

為提升整合密度並實現高頻寬記憶體（HBM）堆疊及其他先進封裝應用，業界轉向了微凸塊（Microbump）技術，將間距縮小至 10–50 µm。微凸塊仍面臨根本性挑戰，例如電遷移（Electromigration, EM）、接觸電阻增加，以及由底部填充膠（Underfill）引起的可靠度問題，這些都阻礙了互連技術的進一步微縮 [4]。

混合接合技術特點：3D IC 的突破性方案

混合接合技術（Hybrid bonding）成為突破性的解決方案。此技術能夠在 10 µm以下的間距實現銅對銅接合（Cu-to-Cu bonding）與介電材料對介電材料之接合（Dielectric-to-dielectric bonding），消除了焊錫的需求，大幅降低互連的寄生效應，並顯著提升訊號完整性與功耗效率 [5][6]。近期在晶圓對晶圓（W2W）與晶片對晶圓（D2W）混合接合技術方面的進展，已將互連間距推進至次微米級（Sub-micron），這有助於高密度三維系統單晶片（3D-SoC）架構的實現，並可進一步拓展於需要高頻寬、低延遲數據傳輸的應用，包括人工智慧（AI）加速器、數據中心架構以及先進的行動處理器 [7][8]。此外，混合接合優異的熱穩定性與機械穩定性，能夠促進異質整合，使不同材料與功能元件能夠無縫整合於高效能的系統架構中 [9]。

混合接合可用於堆疊兩個結構，例如晶片、晶圓和基板，每個結構皆由金屬與周圍的介電材料組成，在混合接合過程中，金屬材料和介電材料各自分別進行接合。雖然目前混合接合已被視為3D IC 整合的最終技術之一，然而，在混合接合發展之前，最早的 3D IC 整合技術是由銅對銅（Cu-to-Cu）接合技術所開始的。1999 年至 2002 年間，麻省理工學院（MIT）的 Reif 研究團隊提出了一種晶圓級3D整合方案，其中包括使用載體晶圓（Si carrier）、研磨技術 (Thinning Technology) 以及銅對銅直接接合，如圖 1 所示 [1]。銅對銅接合的最高溫度被限制在 400°C，避免晶圓內的元件熱損傷，也符合 CMOS 製程的熱預算。2001 年，陳冠能教授在 Reif 團隊中證明了銅對銅接合可在 400°C 下成功進行，並且接合界面完全消失，證明了該技術可行 [10]。如圖2所示，熱壓接合條件為 400°C 和 400 mbar，持續 30 分鐘，之後在氮氣（N₂）環境下以400°C 進行 30 分鐘的退火 [11]。而此 400°C 的接合溫度後來持續應用於接續發展的混合接合製程。

▲ 圖1. 三維積體電路的範例 [1]

▲ 圖2. 經過 30 分鐘接合後的 Cu-Cu 接合層影像 [10]

銅對銅接合技術發展與挑戰初探

2000 年至 2005 年間，陳冠能教授發表了多篇銅對銅接合的研究，包括形態演變、接合強度、接合參數準則以及電性特性 [11-14]。測試結果顯示，良好的銅對銅接合結構平均接觸電阻約為1×10⁻⁸ Ω−cm²，最低可達到1.2×10⁻⁹ Ω−cm² [14]。

陳冠能教授 2006 年在 IBM 工作時，在國際半導體重要會議 IEDM 發表了銅對銅接合的綜合研究，涵蓋了結構設計和圖案考量 [15]。在原本的銅對銅接合方案中，銅周圍並無其他材料，有可能導致潛在的可靠性問題，例如銅腐蝕或是整體接合強度不足，雖然可以使用底部填充膠來填補銅接合界面的間隙，由於銅墊的高度僅為幾微米，故底部填充膠的方法僅適用於晶片級接合，而不適用於晶圓級接合。

▲ 圖3. Cu/BCB 混合接合的首次展示[16]

研究人員提出了一種直接的解決結合問題，即在銅對銅接合前加入周圍的介電材料。適當的介電材料包括二氧化矽（SiO₂）或高分子材料。理想的接合情境是同時實現銅對銅與介電材料對介電材料的接合。

2005 年，RPI 的 Gutmann 與 Lu 團隊成功展示了 200mm 晶圓級 Cu/BCB（benzocyclobutene）熱壓接合技術，使用 10,000 N的壓力，在 250°C 下進行 30 分鐘，隨後升溫至 350°C 再持續 30 分鐘，如圖 3 所示 [16]。該技術在同年被正式命名為「混合接合（Hybrid Bonding）」 [17]。

（資料來源：閎康科技；首圖來源：Designed by Freepik）