從 3D IC 到 GenIC，Cadence 攜產官學研共築，全流程智慧系統設計新未來

AI 應用普及化已具體展現於百工百業，促使企業投入更多資源於 AI 系統方案與產品開發。如何透過 AI 技術優化產品開發流程、提高產品研發效率，已成為產學研關注重點。身為 EDA 領導者的益華電腦（Cadence）於 5 月 15 日舉行「全流程智慧系統設計實現自動化研發夥伴計畫」成果發表會，現場展示多項產學研合作研究成果，並舉辦 GenIC 生成式晶片設計圓桌論壇，深入討論 AI 晶片與系統開發設計時遇到的關鍵技術挑戰與生成式 AI 技術應用於 EDA 產業的發展趨勢。

Cadence 台灣益華總經理宋栢安開場致詞中指出，感謝經濟部三年前的支持，協助 Cadence 推動創新研發計畫，成功促進產學研三方合作並帶來豐碩成果。在產業界外溢效應上，Cadence與工研院合作幫助許多產品落地，並促成與工研院設立「AI 感知運算系統共創實驗室」，提供AI晶片與系統設計驗證服務，協助中小企業與新創進行產品構想驗證，加速產品上市。

展望未來，宋栢安強調「這只是個起點」，生成式 AI（Generative AI）將在未來 10 至 15 年間帶來深遠影響，仍有許多創新領域值得投入。期待與產官學研持續合作，共同為台灣的創新注入更多動能與價值。

Cadence 攜台灣產官學研，打造 AI 半導體創新競爭力

Cadence 資深副總裁暨數位與簽核事業群總經理滕晉慶指出，自 2022 年起，Cadence 參與 A+ 研發創新夥伴計畫，攜手工研院、業界與學界，歷時三年完成約 84 項查核與 208 項技術開發，並於今年 4 月完成技術交付。此外，與工研院電光所共創的實驗室，開發兩項 Turnkey 解決方案與三套涵蓋設計、製造、封裝流程的參考流程，協助 12 間中小型創新企業及 7 家大型企業導入技術，未來也將持續擴大服務對象。

滕晉慶強調，與經濟部產業技術司多年來共同推動「全流程智慧系統設計實現自動化研發夥伴計畫」，其中一大亮點為協助工研院研發 MOSAIC AI 記憶體堆疊技術，利用 3D 堆疊技術將邏輯與記憶體整合，使晶片間的傳輸距離從微米大幅縮短至奈米 (千分之一) ，產生的熱能也僅有十分之一，成本也僅只有五分之一，並榮獲 2024 年 R&D 100 大獎。

展望未來，滕晉慶表示 Cadence 將持續推動 AI 與 EDA 的融合，重點發展包含設計優化(Optimization AI) 與設計抽象化 (Design Abstraction)，強化核心演算法能力，並提升設計效率與生產力，並導入 Agentic AI（代理式 AI）協助工程師大規模探索設計空間、提升競爭力。未來Cadence 將繼續深化與台灣產官學研的合作，推動全流程設計與 Gen AI 技術發展與合作，共同打造台灣半導體創新競爭力。

經濟部產業技術司司長郭肇中表示，「本次經濟部與 Cadence 的合作，成功協助工研院建立台灣首創全流程 3D-IC 智慧設計驗證平台與 AI 感知運算系統共創實驗室，為國內半導體產業注入了強勁的創新能量，帶動AI產業應用落地。AI 技術已成為驅動未來產業發展的核心動力，透過與Cadence 這樣具備全球領先技術的夥伴合作，將能加速台灣在AI晶片設計領域的發展，提升整體產業的國際競爭力。」

未來 IC 設計結合高階合成與 AI 大語言模型

這次 Cadence 邀請產學研各界領袖，包括群聯電子執行長潘健成、工研院電光系統所所長張世杰、清華大學半導體學院副院長劉靖家教授、台灣大學電子工程學系所長江介宏教授，以及 Cadence 研發副總裁 Don Chan 等專家，共同激盪 GenIC 技術的創新思維，以及 Cadence 解決方案如何攜手合作夥伴推動設計創新。

▲ GenIC 生成式晶片設計圓桌論壇，深入討論 AI 晶片與系統開發設計時遇到的關鍵技術挑戰與生成式AI技術應用於 EDA 產業的發展趨勢 (Source:Cadence)  

清大半導體學院副院長劉靖家指出，目前普遍挑戰是工程師人力不足或工程師訓練不夠完善，要解決這些問題，必須開發更強大工具，協助工程師提升工作品質與效率。他認為，未來的重要發展方向之一，是結合「高階合成」（High-Level Synthesis）與「AI 大型語言模型」，透過更高階語言設計取代 RTO 層級的設計流程，藉由自然語言與生成式AI的結合發揮兩者優勢，幫助更好的設計。

談到瓶頸之一，劉靖家表示，目前 AI 模型的訓練效果高度依賴訓練資料的品質，但晶片設計這類高度專業的領域，相關資料往往屬於企業機密，無法自由共享，因此如何建立一個可共享知識、又能保護機密的訓練平台，將是極大的挑戰。此外，未來 AI 在晶片設計領域的發展，除了模型本身，更需要有系統性的方法來定義、蒐集與使用「高品質資料」，這將是實現 AI 設計落地的關鍵突破。

台大電子所所長江介宏指出，邏輯合成遇到的關鍵挑戰是如何更有效地與實體設計（Physical Design）進行整合，因為實體設計涉及大量幾何資訊。然而，在高階設計階段，往往缺乏精準的實體資訊，這使預測時序（timing）或功耗（power）變困難。隨著機器學習等工具的進展，開始有機會在設計初期就能更準確地預測實體資訊，進而提升整體設計的品質與效率。因此，將AI 與機器學習技術應用於邏輯合成與 EDA 流程，未來將是極為重要且值得深耕的發展方向。

Cadence 助攻 MOSAIC AI 技術開發，為台灣帶動三大效益

工研院電光系統所所長張世杰指出，MOSAIC AI 技術是為了解決 AI 晶片與記憶體間的頻寬問題。隨著 AI 模型參數龐大，運算時需頻繁在記憶體與處理器間搬移資料，造成記憶體頻寬成為效能瓶頸，甚至比運算能力更為關鍵。此外，傳統雲端 AI 晶片多採用 CoWoS 搭配 HBM，但成本高昂，不適合在邊緣端或落地應用大規模部署。因此，工研院提出 MOSAIC AI 的概念，透過將 AI 與 DRAM 晶片垂直堆疊，不僅大幅降低功耗超過 90%，也大幅提升頻寬，同時可省去 CoWoS 與 HBM 的高昂成本。

張世杰認為，這項技術帶來三種效益，首先對設計端來說，未來可使用成本低廉且頻寬極高的 DRAM，甚至當作類似快取（cache）使用，讓整體系統設計更具彈性與成本效益；其次，對台灣 DRAM 廠來說，從過去僅能生產 DDR、難以打入 AI 領域，如今有機會透過 MOSAIC AI 技術切入 AI 晶片市場；最後，從設計工具面來看，如今的 SoC 設計需同時考量邏輯與記憶體晶片的效能、功耗、熱管理甚至封裝製程，很感謝 Cadence 提供這樣的設計平台，使 MOSAIC AI 有機會實際落地。

群聯電子執行長潘健成指出，在目前 AI 生態系中，開發者僅占極少數（約 0.01%），絕大多數人是使用者，主因在開發 AI 系統門檻高，需要龐大資金和資源，導致市場由雲端巨頭主導。然而，開發 AI 不只是靠算力，更受限於記憶體空間。目前一張 GPU 卡雖可應付遊戲，但在 AI 模型訓練上常出現記憶體不足的問題。他認為，真正推動 AI 開發者的成長，關鍵在於提供學生與新創團隊一個負擔得起的、可擴展的記憶體解決方案，若 AI 訓練設備能在校園中普及，學生從小接觸 AI 開發，就有可能催生新一波台灣 AI 創業浪潮，而群聯也已經準備好了。

3D IC 時代來臨，Cadence 引領設計流程智慧化轉型

Cadence 研發副總裁 Don Chan 認為，過去 EDA 多半仰賴工程師經驗來獲得最佳效能，但在 AI 與機器學習的幫助下，現在已有超過一半的設計案透過 AI 和深度學習（ML）工具完成。以 Cadence AI 平台 Cerebrus 為例，已廣泛應用於先進設計流程中，協助設計團隊在短時間內做出更精準的決策。他也表示「我們正進入 3D 階段」，隨著摩爾定律趨緩，2D 設計正逐漸過渡到 3D IC 設計。

Don 指出，由於設計複雜度大幅上升，Cadence 推出基於 AI 的 Optimality 智慧系統引擎（Intelligent System Explorer）分析平台，能在短時間內進行大量模擬，快速評估功耗與熱效應，協助完成晶片堆疊與整體規畫。而在 3D IC 時代，還需要多領域設計團隊共同協作，這是一個重大的設計思維轉變。

如今新世代設計師習慣視覺化和互動式工具，且 AI 和神經網路技術使得建立大量設計資料庫與模型成為可能，設計方式正從手寫程式碼轉向 Copilot 等 AI 助手自動產出程式碼。Don 認為，未來設計轉型下一步，是將自然語言模型（如 LLM）轉譯為 RTL，而這一切都源於 AI 的導入與技術演進。Cadence 具備完整的平台解決方案，也持續在台灣投入研發，攜手合作夥伴共同推動設計創新。

從 GenIC、晶片堆疊到智慧金融，11 大展示攤位亮相

▲ 當日成果發表會人潮，吸引眾多產業人士到場參觀。(Source:Cadence)  

本次活動外場設有 11 個展示攤位，聚焦三大主題：其一，Cadence 與經濟部及工研院合作，打造全台首創的「全流程智慧系統設計平台」；其二，與學界共同探索生成式晶片設計技術（GenIC）；其三，攜手 AI 與金融科技產業夥伴，推動「AI 智慧金融解決方案」。

在與工研院合作的展區中，重點展示包括 ITRI x Cadence 共創實驗室、MOSAIC AI 技術與異質整合封裝共乘服務。其中，MOSAIC AI 技術猶如「馬賽克磚」般的自由拼貼設計，可搭配多種尺寸記憶體，形成緊密的 3D 堆疊結構。透過獨特的 3D 堆疊結構，可直接把 DRAM 記憶體架在 CPU 上，大幅縮短資料傳輸時間，減少整個晶片體積和熱能，成本也僅為 HBM 的五分之一。

針對新創與學術單位資源有限問題，工研院則推出「異質整合封裝共乘服務」，鎖定扇出型封裝技術，將不同製程、不同需求的晶片放在同一個光罩和晶圓上，可大幅降低成本，滿足新創公司和學界的先進封裝需求。

在學界合作展區，Cadence 展示與國立清華大學攜手推進的兩項研究成果，包含運用 LLM 大型語言模型，生成 C 語言程式碼，並透過高階語言合成（HLS）技術產生硬體描述語言，進以探索生成式晶片設計流程自動化的可行性。並且，透過強化是學習提升實體合成的效率，以及對於PPA 性能優化。同時，Cadence 也攜手國立臺灣大學投入 AI-Driven 邏輯合成與優化研究。

AI 智慧金融方案合作展區，包含 AI 應用與 AI 晶片與系統產品開發。景承科技 (Rawstone) 運用生成式 AI，推出多項具革命性的解決方案，包含線上業務申辦，Torpedo 智能行銷，客服 AI 幫手，智能客戶識別等具體 AI 應用落地方案。搭配群聯 (Phison) 的 aiDAPTIV+  系統，讓金融機構可以合理的成本，快速啓用佈署生成式 AI 應用的基礎設施。晶豪科技 (ESMT) 則展示專為邊緣 AI 打造的智慧記憶體運算技術 aiPIM，透過先進邏輯與記憶體堆疊封裝技術，於記憶體內門部直接執行 AI 計算，可有效突破傳統馮紐曼架構所面臨的記憶體存取頻寬限制。中華立鼎與工研院則共同推出，模組化 SWIR 短波長紅外光成像系統，透過短波長特殊的波段，結合 AI 影像辨識技術，可應用於半導體檢測、安檢、特徵識別、自動駕駛等多項 AI 應用領域。

（首圖來源：Shutterstock）