宜特 IC 晶片背面電路修補技術突破 7 奈米製程

作者 | 發布日期 2019 年 03 月 25 日 9:00 | 分類 市場動態 , 晶片 follow us in feedly


隨半導體產業朝更先進製程發展之際,宜特電路修補技術(IC Circuit Edit)檢測技術再突破。宜特通過先進製程客戶肯定,IC 晶片背面(Backside,簡稱晶背)電路修補技術達 7 奈米(nm)製程。

宜特針對 IC 設計業者為何須進行電路修補進行說明:「由於即使電路模擬軟體不斷地提升演進,仍難以 100% 來確保晶片的設計及佈局正確性,一旦發現電路瑕疵只能再次進行光罩改版;然而光罩價格不斐,且重新下光罩後,等待修改過後的晶片時間通常超過一個月。因此,多數 IC 設計業者,會選擇進行 IC 電路修補,只需幾個小時內即可完成修改,確保電路設計符合預期,並降低時間及金錢的成本耗損。」

製程演進下,FIB 電路修補的挑戰

隨著摩爾定律,半導體製程從 1 微米(um)、0.5 微米(um)、0.13 微米(um)不斷微縮到奈米(nm)等級,如此先進製程的電路修補,考驗 FIB 實驗室的技術發展及應用能力。特別當製程來到 16 奈米(nm)以下的製程,包裝型式多數為覆晶技術(Flip Chip),因此 FIB(Focused Ion Beam,聚焦離子束) 電路修補就必須從晶背來執行,整體困難度也隨之增加。

宜特進一步指出,在7 奈米(nm)先進製程的晶背電路修補上,有兩個挑戰。第一,電晶體密度倍增:每平方毫米密度約是 16nm 製程的 3.5 倍,要穿越遍佈於底層的電晶體進行修補困難度將大幅度提升;第二,薄且小的間隙:7 奈米(nm)製程的金屬與介電層的間隙、寬度、厚度,多為 40 奈米(nm)或以下,面對薄且小的製程,如何精準定位目標、清楚辨識電路及避免過度曝露金屬,更是修改技術能力重要關鍵。

宜特表示,宜特 1994 年成立,從 IC 晶片的 FIB 電路修補起家,2011 年即提供 40/28 奈米(nm)
先進製程電路修補技術,2015 年時完成 20/16 奈米(nm)晶片正面的電路修補技術,並於 2016 年挑戰完成 16 奈米(nm)的 IC 晶背(Backside)FIB 電路修補技術。2018 年完成 12 奈米(nm)修補。

宜特 FIB 電路修補技術各階段里程碑

今年,宜特 FIB 電路修補技術再突破,成功完成 7 奈米(nm)製程的 Backside 電路修改,協助先進製程晶片設計業者在電路驗證、偵錯、失效分析上更直接、靈活且快速的選擇,加速產品上市時間(Time-To-Market)。

(首圖來源:Shutterstock)