3D DRAM 材料瓶頸突破！比利時實現 120 層 Si / SiGe 疊層

比利時 imec（比利時微電子研究中心）與根特大學（Ghent University）宣布，300 毫米矽晶圓上成功外延生長 120 層 Si / SiGe 疊層結構，為推動 3D DRAM 的重要突破。

論文發表於《Journal of Applied Physics》。傳統 DRAM 製程縮小至 10 奈米級以下，電容體積不斷縮小，導致電荷保存更困難、漏電問題加劇，業界普遍認為平面微縮已逼近極限。若要滿足 AI 與高效能運算（HPC）龐大的記憶體需求，未來勢必要藉由「垂直堆疊」提升密度，概念與邏輯晶片的環繞閘極（GAA）類似，3D 結構設計突破既有限制。

雖然 HBM（高頻寬記憶體）也常稱為 3D 記憶體，但嚴格來說，屬於晶片堆疊式 DRAM：先製造多顆 2D DRAM 晶粒，再以 TSV（矽穿孔）互連組合，本質上仍是 2D。

真正的 3D DRAM 是像 3D NAND Flash，單一晶片內直接把記憶體單元沿 Z 軸方向垂直堆疊。

過去，由於矽與矽鍺（SiGe）晶格不匹配，一旦層數過多就容易出現缺陷，難以突破數十層瓶頸。這次 imec 團隊加入碳元素，就像層與層之間塗一層「隱形黏膠」，有效緩解應力（stress），展現穩定性。

團隊指出，成果證明 3D DRAM 材料層級具可行性。應力控制與製程最佳化逐步成熟，將來 3D DRAM 有望像 3D NAND 走向商用化，使 AI 與資料中心容量與能效都更高。