鐵電氧化鉿鋯（HZO）：打造下一代晶片冷卻與熱管理技術的關鍵材料

於先前的討論中可知，氧化鉿鋯因具備非中心對稱的 Pca2₁ 正交相，使材料同時展現鐵電與反鐵電特性。而鐵電材料本身亦屬於熱電材料，因此能利用電特性、熱特性與極化、熵之間的交互關係，實現能源儲存、能源收集與電卡製冷等多種應用。（資料來源：閎康科技，原文為〈節能鐵電氧化鉿鋯於能源領域理論與應用〉。本文出自國立臺灣大學重點科技研究學院李敏鴻教授、巫冠霆碩士生、劉呈宏博士生團隊，經科技新報編修為上下兩篇，此篇為下篇。）

基於上述背景，文章將從應用面切入，介紹氧化鉿鋯在能源領域的實際技術發展，包括與 CMOS 製程的整合性，以及透過鐵電工程帶來的性能提升研究。

反鐵電薄膜的能量儲存潛力與 3D 整合

相比順電薄膜的線性 P-E 關係，反鐵電薄膜展現非線性的 P-E 特性。這種特性使反鐵電材料能儲存比普通介電材料更多的靜電能量，成為靜電超級電容器（electrostatic supercapacitor）理想選擇^[19][20]。圖14(a) 插圖顯示 P-V 電滯曲線，呈現反鐵電材料在超級電容器應用中的能量儲存指標。

ESD 區域表示可回收的儲存能量^[21]，而 Loss 區域表示因極化翻轉而產生的不可回收能量損失。能量儲存裝置的效率（ESE, Energy Storage Efficiency）可透過 ESD 與能量損失總和的比值來計算。

Milan Pešic´ 團隊於 2016 年 Advanced Functional Materials 期刊發表相容於 CMOS 製程的TiN/ZrO₂/Al₂O₃/ZrO₂/TiN 能量儲存電容的 3D 整合^[22]。圖 14 為平面型（planar）與 3D ZrO₂ 反鐵電電容的 P-V，對於平面超級電容器（planar supercapacitors），達到 37 J/cm³ 能量儲存密度（ESD），且能量儲存效率（ESE）達 51%。由於電容總儲存電荷與面積成正比，該材料堆疊 3D MIM（Metal-Insulator-Metal）電容結構，可達單位晶片面積儲存密度增加，在 46 nm製程節點 6F² DRAM，深寬比（aspect ratio）30:1，可達到 930 J/cm³ 能量儲存密度（ESD）且效率（ESE）可達 70%，如圖14(c) ^[17]。圖14 (b) 為超級電容器 TEM 橫截面圖。

▲ 圖 14 Milan Pešic´團隊於 2016 Advanced Functional Materials 期刊發表相容於 CMOS 製程的TiN/ZrO₂/Al₂O₃/ZrO₂/TiN 能量儲存電容的 3D 整合。(a) 平面型（planar）與 3D ZrO₂反鐵電電容的P-V (b)為此超級電容器 TEM 橫截面圖。(c) 在46 nm製程節點 6F² DRAM，深寬比（aspect ratio） 30:1，可達到 930 J/cm³ 能量儲存密度（ESD）且效率（ESE）可達 70%。 ^[22]

FE/AFE 雙層薄膜與三維電容的能量儲存優化

相比單層薄膜，Yuli He 團隊於2022 Nanoscale Advances 期刊中發表 FE/AFE 雙層介電材料的概念於能量儲存電容^[23]，並探討 FE-Hf₀.₅Zr₀.₅O₂ 與 AFE-Hf₀.₂₅Zr₀.₇₅O₂ 薄膜層厚組成及退火條件對電容特性的影響。

研究使用PE-ALD 製備 TiN 電極的FE-Hf₀.₅Zr₀.₅O₂/AFE-Hf₀.₂₅Zr₀.₇₅O₂ 電容，優化 FE/AFE 厚度組成和退火條件，如圖 15 顯示 450°C 退火 30 分鐘，不同 FE / AFE 組合電容之能量儲存效率 (ESE) 及最大能量儲存密度 (ESD)。FE (1 nm)/AFE (9 nm) 組合展現出最大的 ESD，達 71.93 J/cm³，且 ESE 高達 57.6%。

進一步對 FE (1 nm)/AFE (9 nm) 堆疊的電容器在各種退火條件下進行實驗，如圖 16 (a)。在 450°C 退火 30 分鐘後達到最大值 57.6%。圖16 (b) 顯示當退火時間保持在 30 到 70 分鐘之間時，所獲得的最大 ESD 與 ESE 分別保持在 71.93 J/cm³ 和 57.6% 左右。對於 FE (1 nm) / AFE (9 nm) 堆疊電容來說，450°C 退火 30 分鐘可視為最佳退火條件。

通過將電容整合三維結構中使電極的實際表面積顯著增加，能大幅提升單位面積 ESD。圖 17(a) 為三維電容器示意圖，圖 17(b) 為相應的橫截面 SEM 影像，顯示出側壁垂直溝槽，深寬比 7:1。圖 17(c)P-E 電滯曲線之每單位面積的最大極化從 13.3 mC/cm² 增加到 163.2 mC/cm²，綠色區域表示可回收的 ESD。圖17(d) 為與平面電容相比，三維溝槽電容器每單位面積的極化大幅增加。圖17(e) 之 ESD 從 6.45 增加到 358.14 J/cm³，ESE 則從 95% 降低到 56%。特別是當外加電場大於 3 MV/cm 時，ESE 顯著下降，這是因為 P-E 電滯曲線擴大導致較大的電滯損耗。

▲ 圖 15 不同 FE/AFE 厚度組合電容的最大能量儲存密度 (ESD) 與對應的能量儲存效率 (ESE) ^[23]

▲ 圖16 FE (1 nm)/AFE (9 nm) 堆疊的電容的最大能量儲存密度 (ESD) 與對應的能量儲存效率 (ESE) (a) 在30分鐘退火下，不同退火溫度的情況 (b) 在450°C下，不同退火時間的情況。

▲ 圖 17 (a) 3D 溝槽電容示意圖 (b) 具有FE (1 nm)/AFE (9 nm) 堆疊的 3D 電容橫截面 SEM 影像 (c) PE電滯曲線隨外加電場變化的情況 (d) 平面電容器與 3D 電容的 P–E 電滯曲線比較 (e) 3D 電容器的 ESD 與 ESE 隨外加電場變化的曲線。

後段製程（BEOL）相容之熱電能量收集

C. Mart 團隊於2020年 IEEE International Electron Devices Meeting (IEDM) 研討會 ^[15]發表，利用熱電氧化鉿鋯材料製作後段製程相容之熱電能量收集裝置，回收積體電路所耗散的廢熱並轉化成電能方式，如圖18 (a) 。圖18 (b) 為後段製程相容之金屬-絕緣層-金屬 (metal-insulator-metal, MIM) 電容，10 nm 的 Hf₁₋ₓZrₓO₂ 氧化鉿鋯薄膜。Hf₁₋ₓZrₓO₂ 材料的熱電特性透過 Olsen cycle 達成，如圖 11。為了模擬積體電路的功率消耗情況，此團隊採用內部整合加熱的測試結構，如圖 19 所示 ^[25]。模擬積體電路實際運作時的熱功率密度範圍為 36 W/cm² 至 144 W/cm²。

圖 20 為極化和電壓在不同熱功率耗散下的變化，曲線與目標的 Olsen 循環十分相似。圖 21 為能量收集僅能在正極化狀態完成。圖 22 為隨著操作頻率上升，隨著操作頻率上升，電路連接處之電阻損耗變得明顯，因而能量密度減少。在 549 Hz 的操作頻率下，最高可達 92.4 mW/cm³。圖 23 顯示低頻極限時，大尺度的收集效率 (η/η_Carnot) 可達 52%。操作頻率的上限取決於 TiN 電極的電阻損耗；此項因素被認定為影響能量收集裝置在高頻下效率的關鍵。

▲ 圖 18 (a) 熱電 HfO₂ 基能量收集裝置的示意圖 (b) 整合於 BEOL 中的 HfO₂ 基電容之 TEM 照片^[15]

▲ 圖19 用於模擬於積體電路功率耗散條件的能量收集實驗之測試結構 ^[15]

▲ 圖 20 Olsen 循環中熱能耗散增大，其曲線所包圍面積也隨之增大 ^[15]

▲ 圖 21 熱電材料中直流電場偏置的變化，可穩定運作於向下極化時。鐵電 HfO₂ 材料的切換現象明顯可見 ^[15]

▲ 圖 22 在不同耗散熱功率振幅下，收集的功率密度與操作頻率的關係 ^[15]

▲ 圖 23 在不同耗散熱功率振幅大小下，將卡諾效率標準化後隨頻率變化作 ^[15]

Hf₁₋ₓZrₓO₂ 材料的能量儲存與 Olsen 循環熱電性能

本實驗室於 2024 IEEE International Electron Devices Meeting (IEDM) 研討會中^[27]，發表靜電能量儲存 (EES) 與 Oslen 循環達成熱電能量收集 (PEH) 測試，驗證不同 Zr 濃度調控的 Hf₁₋ₓZrₓO₂ 材料特性。研究使用金屬-絕緣體-金屬 (MIM) 結構製作 FE 與 AFE 電容，10 nm 的 Hf₁₋ₓZrₓO₂ (HZO) 薄膜，HZO 的組成通過 HfO₂ 與 ZrO₂ 的超循環沉積技術控制，其中 FE、部分反鐵電 (P-AFE) 與完全反鐵電 (F-AFE) 分別對應的沉積比例為 1:1、1:3 和 1:9。

對 FE、P-AFE 及 F-AFE 材料在 300K（室溫）至 77K 範圍內進行極化特性測量。圖 27 可看出 FE 材料具有較大的剩餘極化 (P_r)， ESD 與 ESE 較低正是 AFE 材料的優勢所在。特別是 F-AFE 材料於室溫到 77K 的範圍內，能夠最大限度地減少能量損失，當 ESE 超過 70%，而 ESD 超過 25 J/cm³。在溫度熵上，Olsen 循環示意說明能量收集過程中電學與熱學特性的耦合，如圖11 ，順時針方向代表焦電能量收集，而逆時針方向則用於電卡製冷。

如圖 28， T_L 與 T_H 分別為 77K 與 300K（室溫），溫差 ΔT，通過增加 ΔT 及電場，可進一步優化 HED；部分反鐵電 (P-AFE) 材料的 HED 最高可達 10.37 J/cm³，而 FE 材料的 HED 受到 EL 為 0.75 MV/cm 及 P_S 差異較小的限制。對於 P-AFE 與 F-AFE 材料，隨著溫度從 300K 降至 77K， P_S明顯降低，使得 HED 面積延伸至最小電場（0 MV/cm），使 P-AFE 材料達到最大 HED 為 10.38 J/cm³。

▲ 圖 27 (a) FE、(b) P-AFE 和 (c) F-AFE 原始狀態下，ESD 與 ESE 隨溫度變化的關係。插圖為各類 HZO 材料從300K (室溫) 到 77K 的極化特性。

▲ 圖 28 在300K (室溫) 與 77K 下，(a) FE、(b) P-AFE 和 (c) F-AFE 的極化特性。不同溫度下的 P–E 曲線所圍成的面積被用來提取可收集能量密度 (HED)。其中，P-AFE 的 HED 最高，達到 10.37 J/cm³。

鐵電 HZO 薄膜：從晶體特性到能源應用

鐵電材料的晶體結構特性，使電、熱與機械變量之間能展現熱力學可逆相互作用。螢石型結構的鐵電材料如 HZO，在奈米薄膜中展現出鐵電性，以及具有較寬廣的相變化程度，寬能隙 (~5.5 Ev) 與高崩潰電場，是熱電材料之關鍵之選。根據鐵電鉿基氧化物於電特性和熱特性之間關係的耦合，能在能源儲存、熱電能源收集、電卡製冷應用中展現巨大潛力。

在 Intel 與台積電未來製程節點中，晶背供電技術（Backside Power Delivery Network，BS-PDN）可能帶來熱分布不均的潛在問題。如果能將這些廢熱回收再利用作為電力來源，或者透過電卡效應降低晶片溫度，並與高能耗系統整合，將能顯著提升晶片的能源效率。這不僅為先進製程的熱管理提供解決方案，也為能量再利用策略開闢了具體可行的技術途徑。

(資料來源：閎康科技；首圖來源：Shutterstock)

延伸閱讀：鐵電氧化鉿鋯（HZO）：開啟下世代節能晶片與能源應用之鑰

References：

[1] T. S. Böscke et al., Appl. Phys. Lett. 99, 102903 (2011)

[2] X. Sang et al., Appl. Phys. Lett. 106, 162905 (2015)

[3] R. Materlik et al., J. Appl. Phys. 117, 134109 (2015)

[4] J. Müller et al., Nano Lett. 12, 8, 4318–4323 (2012)

[5] U. Schroeder et al., Duxford: Woodhead Publishing, First edition, (2019)

[6] T. Mikolajick et al., IEEE IEDM. Short course 2 (2017)

[7] S. G. Lu et al., Appl. Phys. Lett. 97, 202901 (2010)

[8] X. Li et al., J. Mater. Chem. C 1 (1), 23−37. (2013)

[9] F. Ali et al., ACS Appl. Electron. Mater. 2, 8, 2301–2317 (2020)