西門子 EDA 於 2023 年 12 月 21 日假新竹國賓大飯店盛大舉辧「異質整合與先進封裝設計驗證研討會」，來自西門子 EDA 各 IC 和系統設計產品線的專家們精闢完整地介紹了一系列涵蓋類比/混合信號、微機電、積體電路等設計、佈局與驗證流程的相關工具與訣竅，協助今後客戶在 2.5D 和 3D 晶片設計封裝及驗證上做好充份準備、擬定最佳決策。
Vice President, General Manager Taiwan & PacRim South, Siemens EDA Nina Lin 在開場致詞表示，西門子長年在 3DIC 上的投資，並積極與相關客戶建立深厚合作關係。去年 6 月西門子與矽品精密（SPIL）合作，為該公司扇出系列先進封裝產品提供完整 3D 流程。今年 11 月，西門子收購了全球領先電路可靠性解決方案商 Insight EDA，並將該公司產品整併到 Calibre PERC 工具中。西門子 EDA 與 3DIC 生態系及聯盟的合作也非常緊密，面對台積電的 3D Fabric 技術與 3Dblox 標準，西門子 EDA 既有工具皆能提供支援。
進入後摩爾時代，隨著數位化趨勢的日漸高漲，過去將更多電晶體塞進單一晶粒的做法已漸漸被更具前景的 3DIC 取代，該技術可將大型設計實作分割成多個子系統, 並透過同質/異質整合技術在多晶粒上實現。許多案例證實，3DIC 可以提供更好的成本、更高的頻寬，以及更好的效能。
▲ 西門子 EDA 副總裁、台灣暨東南亞區總經理林棨璇致詞。
一流異質規劃與協同設計，全面性的電熱機械分析
西門子 EDA 資深應用工程師 Eddy Lu 表示，西門子 EDA 在異質規劃與協同設計、生態系統互操作性與開放性、實體驗證及多領域測試等最具影響的領域取得業界領先地位，因而成為業界 3DIC 的首選方案。
西門子 3DIC 平台是整合許多西門子數位工業軟體（DISW）資產的全面性解決方案，該平台展現了西門子完整的 3DIC 生態系，橫跨架構、驗證、擺放/繞線、電分析、機械整合、熱與應力、DFT 及測試等面向的工具。
使用者可以透過 XSI（Xpedition Substrate Integrator）提供網表、引腳位置和組裝等設計資料；由 Calibre 3DSTACK 實現進一步的驗證（包括使用 Calibre xACT 進行虛擬晶片提取，或者提出晶片對晶片的 PERC 驗證）；由 mPower 推動分析（並將電力模型餵給 Calibre Project Sahara）；由 Sahara 進行熱應力分析（將熱力圖提供 Calibre Project Glacier）；再匯整電熱應力而最終獲得完整的系統級電磁相容性與可靠性（EMIR）結果。
Eddy Lu 表示，西門子 3DIC 平台的最大價值與效益就是，在完成設計定案（Tape-out）前對 2.5D/3DIC 系統進行全面性的電熱機械分析，以及對預測性和簽核設計流程階段的完全支援。
實現異質多晶粒 DRC及 LVS 驗證，協助制定 3DIC ESDLUP 驗證計畫
首先就西門子 3DIC 平台中的 XSI 來說，該工具可用於規劃和原型設計，以幫助設計師在層疊和連接方面做出可視化決策。基於這些資訊，XSI 可以生成來源網表以及相應的 3DSTACK+deck，進而自動運行 Calibre 3DSTACK 以進行 LVS 電路佈局驗證之檢查。
至於 Calibre 3DSTACK，該工具能實現異質多晶粒 DRC 設計規範驗證、 LVS 驗證以及系統級驗證，並能對獨立設計之系統零組件中的介面和連接性進行驗證，提供基於實體互動的分析介面。
Principal Foundry Lead Yi-Ting Lee 指出，Calibre PERC 已被廣泛應用於所有先進節點，用於識別靜電放電（ESD）和閂鎖效應（Latch up）問題。其在容量、性能、準確性和除錯介面上都深受信賴，已然成為客戶開始制定自家 3DIC ESDLUP 驗證計畫的最佳工具。
電源完整性、專業熱流場及熱機械應力分析方案齊聚一堂
身為西門子電源分析工具的 mPower，能針對數位、類比混合信號及 2.5D/3DIC 進行電源完整性分析，資深應用工程師 Alvin Liu 指出，mPower 是第一個類比及數位 EM/IR 的可擴展解決方案，同時也是任何規模設計流程中，為數位、模擬及 3D IC 提供電源完整性的唯一解決方案。透過 mPower 3DIC 流程，能將晶片級分析與組裝合併在一起，以獲得完整的系統級 EMIR 結果。
西門子 EDA 旗下的 Calibre Project Sahara 是一款專門以晶片/小晶片元件為主的 3DIC 熱流場分析專用工具，其能從封裝組裝中簽核精準的晶片級熱分析，因而能發揮在完成設計定案之前確認製造問題的效益，並展現出能提升良率和可製造性，同時降低成本和報廢品之最佳化設計的價值。
資深產品工程師 Alex Hung 表示，Sahara 提供了許多關鍵功能，包括支援 ASIC 設計流程，能自動化擷取材料性質和熱功率圖，提供熱分析的穩態和瞬態模擬，支援建模交換以及安全的資料加密。整體而言，該工具能將測試晶片的需求降至最低進而降低成本，並能模擬/識別出系統的可靠性問題，堪稱 2.5D/3D 晶片封裝所需的專業熱流場分析解決方案。
與 Sahara 非常相似的 Calibre Project Glacier 利用了單一晶片資訊，包括每個晶粒/小晶片的 Calibre LVS SVDB 結果，並且快速地利用相同的 3DSTACK+ 語法進行組裝描述。Principal AE Dicky Pan 表示，Glacier 工具是評估 3D-IC 中晶片封裝交互作用（CPI）所產生熱機械應力的一種方式，並使設計師能夠在 CPI 所引起應力下分析電路性能。同時分析該應力對晶片/封裝結構中元件之機械和電力的影響狀況。
通過矽驗證工具大集結，業界第一的 IP 驗證實力
Application Engineer Manager Jeff C Fan 指出，有鑑於當前 DFT 可測試性設計中存在許多挑戰，西門子 EDA 宣佈推出支援 3D/2.5D 封測解決方案的新產品 Tessent Multi-die。該軟體能夠生成 IEEE1838 IP，並與 Tessent 現有經矽驗證的解決方案協同運作。如今，Tessent Multi-die 的功能在 2022.4 版本中已經正式發佈，總而言之，該軟體是將所有成熟且經矽驗證過的工具加以整合的解決方案。
在 IP 驗證（VIP）方面，西門子收購了 Avery VIP，能同時支援 System Verilog 和 UVM 框架，因此能在所有 SV 模擬器上運行，發揮易用性、高生產力、高覆蓋率和持久性等優勢。Application Engineer Manager Michael Chiang 表示，Avery VIP 兼具業界第一、快速、專業與可信賴等特點，該公司並擁有多個 IP 合作夥伴，進行相互驗證且擴展合作範圍，同時使用多個控制器和多種設計來測試該公司的 VIP。此外，Avery VIP 支援 UCIe1.1，同一時區的協定專家能提供直接的支援服務。
3DIC 繞線技術兩路出擊，打造 2D 與 3D 共同開發平台
Application Engineer Vincent Lai 也在盛會上介紹 Tanner L-Edit，其為全客製化任意角度的布線編輯器，能高效處理曲線、支援強化版布林運算，能與 Calibre 深度結合，提供物件擷取、基點及對齊等進階編輯功能，同時支援 LEF/DEF、GDSII、DXF、Gerber 和 ODB++。
軟體應用工程師 Bob Tasi 表示，針對 3DIC 繞線技術，西門子 3DIC 平台提供兩種解決方案，分別是 Aprisa（IC-based繞線器）與 XPD（Packaging-based繞線器）。XPD 適合整合型扇出層疊封裝（InFO-PoP）、整合型扇出暨基板封裝（InFO-Os）與 CoWoS-R 等技術。Aprisa 則是從 IC 設計的角度出發，適合 CoWoS-S 與 SoIC 系統整合晶片封裝等使用矽中介層的技術。
Aprisa 除了可以用於數位晶粒的實體設計之外，透過 Aprisa 的 RDL 繞線器也可以做到矽中介層的繞線。目前西門子正在開發多晶粒 3D SoIC，預計未來會提供一個原生 Aprisa 環境，藉由 Aprisa 統一架構與資料模型來打造 2D 與 3D 共同開發平台，進而實現單一設計、多晶粒的規劃、實體設計及分析。預計明年中 Aprisa 可以支援全部功能。
（首圖來源：科技新報）
科技新報粉絲團
加入好友
訂閱免費電子報
