Tag Archives: 3DIC

Cadence 攜手工研院,打造全台首創 3D-IC 智慧系統設計與驗證服務平台

作者 |發布日期 2025 年 05 月 15 日 14:55 | 分類 半導體 , 晶片

全球電子設計創新領導廠商益華電腦 (Cadence) 今 (15) 日宣布,與經濟部產業技術司攜手合作的「全流程智慧系統設計實現自動化研發夥伴計畫」締造重大里程碑。此計畫成功協助工研院建構全台首創的「全流程 3D-IC 智慧系統設計與驗證服務平台」,推出 3D 異質堆疊晶片設計服務(3D-IC Turnkey Design Service)、異質整合封裝驗證流程與共乘服務 (Heterogeneous Integration Shuttle Service)、記憶體-邏輯堆疊 (Memory-on-Logic) AI 晶片技術 MOSAIC,並勇奪2024年全球百大科技研發獎。

繼續閱讀..

是德科技 EDA 解決小晶片與 3DIC 先進封裝互連挑戰,支援 Intel 18A 製程

作者 |發布日期 2025 年 05 月 06 日 14:45 | 分類 IC 設計 , 半導體 , 封裝測試

隨著 AI 與資料中心工作負載的複雜度持續增加,確保小晶片與 3DIC 之間的可靠通訊變得越來越關鍵。高速資料傳輸和高效率電源傳輸對於滿足次世代半導體應用的效能需求至關重要。半導體產業透過新興的開放式標準來解決這些挑戰,例如通用小晶片互連(UCIe)和 Bunch of Wires(BoW)。這些標準為先進 2.5D/3D 或積層/有機封裝中的小晶片與 3DIC 定義互連通訊協定,實現不同設計平台之間的一致性及高品質的整合。

繼續閱讀..

TrendForce 新竹論壇各廠秀 3DIC、矽光子與雲端解決方案,推動技術整合與突破

作者 |發布日期 2025 年 03 月 24 日 16:13 | 分類 AI 人工智慧 , 光電科技 , 半導體

研調機構 TrendForce 於 20 日在新竹舉辦「半導體新篇章 摩爾定律後的技術創新與產業趨勢」,邀請 Cadence、創意電子、Arm、恩萊特科技、Amazon Web Services(AWS)及集邦科技分析師等產學研界專家開講,聚焦半導體產業鏈的技術突破與市場潛力,推動技術整合與創新應用。 繼續閱讀..

台積電:AI 主導未來半導體市場,A16 製程+12 個 HBM4 設計 2027 年推出

作者 |發布日期 2024 年 09 月 04 日 14:40 | 分類 AI 人工智慧 , 公司治理 , 半導體

台積電營運及先進封裝技術暨服務副總經理何軍表示,3DIC 是達成 AI 晶片記憶體與邏輯晶片整合的重要方式。就目前採八個小晶片整合的 2.5D CoWoS 先進封裝來說,採 A16 先進製程,加上 12 個 HBM4 高頻寬記憶體,2027 年推出。

繼續閱讀..

西門子 EDA「異質整合與先進封裝設計驗證研討會」登場!火力展示完整 3DIC 生態系與全面性解決方案

作者 |發布日期 2023 年 12 月 27 日 23:37 | 分類 IC 設計 , 半導體 , 封裝測試

西門子 EDA 於 2023 年 12 月 21 日假新竹國賓大飯店盛大舉辧「異質整合與先進封裝設計驗證研討會」,來自西門子 EDA 各 IC 和系統設計產品線的專家們精闢完整地介紹了一系列涵蓋類比/混合信號、微機電、積體電路等設計、佈局與驗證流程的相關工具與訣竅,協助今後客戶在 2.5D 和 3D 晶片設計封裝及驗證上做好充份準備、擬定最佳決策。  繼續閱讀..