新思、台積電擴大技術合作,提升高效能運算 3D SoC 設計效率

作者 | 發布日期 2021 年 11 月 05 日 11:23 | 分類 IC 設計 , 晶圓 , 晶片 Telegram share ! follow us in feedly


新思科技近日宣布,擴大與台積電的策略技術合作以實現更好的系統整合,新思的 3DIC Compiler 能無縫取得台積電 TSMC 3DFabric 技術,以因應高效能運算(high-performance computing,HPC)應用所要求的效能、功耗和面積目標。

雙方此次合作結合台積電的技術提升與 3DIC Compiler 的融合架構(converged architecture)、先進的設計中(in-design)分析和簽核工具,能提供所需的效能、功耗和電晶體體積(transistor-volume)密度;以提供全面性的 3D 系統整合功能,能將數千億個電晶體聚合在單一封裝中。

據悉,3DIC Compiler 平台可用於實現高效率的 2.5/3D 多晶片設計和全系統整合,且建立在「新思融合設計平台(Synopsys Fusion Design Platform)」單數據模型基礎架構上。結合變革性的多晶片設計能力,並利用新思的實作和簽核技術,在單一整合的 3DIC 單座艙(cockpit)中,提供從探索到簽核的完整平台。該超融合解決方案包括 2D 和 3D 的視覺化、跨階層探索和規劃、設計與實作、測試設計以及全系統驗證和簽核分析。

透過 3DIC Compiler 平台,客戶能有效率地取得以台積電 3DFabric 為基礎的設計方法,進而大幅提升高容量的 3D 系統設計。這些方法在系統整合單晶片(System-on-Integrated-Chips,TSMC-SoIC)技術中支援 3D 晶片堆疊(chip-stacking),並在整合扇出型(Integrated Fan-Out,InFO)和基板上晶圓上晶片(Chip-on-Wafer-on-Substrate,CoWoS)封裝技術中提供 2.5/3D 先進封裝的支援。

台積電設計建構管理處副總經理 Suk Lee 表示,此次合作結合了新思 3DIC Compiler 平台與台積電的晶片堆疊和先進的封裝技術,這將協助客戶滿足功耗和效能的設計要求,並成功設計出用於 HPC 應用的先進 SoC。

(首圖來源:shutterstock)