根據韓媒 Business Korea 報導,三星今(17 日)宣布,其半導體研發中心研究人員首次在全球實現閘極間距為 42 奈米的 3D 堆疊電晶體結構。該研究近期在日本京都舉行的「2026 VLSI Symposium」中獲選為最佳論文。 繼續閱讀..
全球最小 CFET 架構!三星首次實現 42 奈米 3D 堆疊電晶體技術 |
| 作者 林 妤柔|發布日期 2026 年 06 月 17 日 15:38 | 分類 Samsung , 半導體 , 晶片 |



