異質全流程整合!跨學科 IC 設計與封裝實現 Rule-driven 的系統創新

作者 | 發布日期 2021 年 01 月 12 日 10:00 | 分類 5G , AI 人工智慧 , 晶片 Telegram share ! follow us in feedly


為了協助台灣推展下一代 5G 通信、AI 人工智慧應用、自動駕駛與物聯網等技術高地,推動高效能運算、低延遲及廣連結等應用需求,成功擺脫傳統「毛三到四」的紅海競爭經營模式,益華電腦(Cadence)提出從設計到生產的全流程設計理念,以全面擁抱設計規則導向(Rule-driven)的全流程設計整合優勢,擺脫傳統上設計與分析分家的先天不良,將設計與分析的流程整合為閉環(Close loop)流程,並陸續完善一系列的多物理場系統分析(Multiphysics system analysis)技術解決方案。目標在達到節省成本與縮短時間的同時,兼顧專注大批量生產的市場領先者,或是著眼長尾價值的利基市場客戶,一同實現從晶片、封裝、電路板模組到系統設計的創新。

進入以行動終端主導的後摩爾時代,隨著設計不斷推進的微縮製程,需要解決短波長曝光、繞射效應、製程工藝、基版純度、設備精度、良率與維持等問題,但隨著先進製程技術的不斷突破,系統單晶片(System on Chip, SoC)單位面積下的元件愈多、密度愈高,勢必進一步造成功耗、散熱及電磁干擾(EMI)上的更大挑戰,同時想要將更精細線路圖案曝光轉印,需要進行二重曝光(Double Patterning)或三重曝光(Triple Patterning)的光罩成本,再加推動 N 或 N+1 代所需用上的造價高昂極紫外線微影機(EUV),致使設計與製造失敗成本,勢必高得難以承受,儘管長久以來追求單位面積的縮小,但是製造成本也不斷侵蝕著公司的利潤,所以能夠利用數位模擬解決設計中的光、電、磁、熱多學科驗證,將是電子設計軟體(Electronic Design Automation)如何提供全流程設計平台的第一要求,也就是設計與分析的流程無縫串連。

迎戰微縮製程三大挑戰! Cadence 打造全流程設計平台

Cadence 產品技術總監孫自君表示,當前先進微縮製程主要帶來了功能完備、製程穩定與及早上市等三大面向的壓力與挑戰。在功能面上,面對 5G 通訊、智慧城市、無人駕駛、物聯網(IoT)及 AI 等多種應用,以及數位、類比及 RF 射頻整合在一起的問題,在設計上到底要放哪些功能成為挑戰,畢竟不是所有的功能元件都需要無條件的追求新製程,因為隨著製程縮得更小,不但需要重新設計完成新的佈局甚至需要買新的矽智財(IP),還需重新解決從電、光、熱、應力、翹曲、振動與耗能等跨不同學科的問題。所以考慮新的設計必須兼具成本、跨領域 Know-how 與產業分工來進行取捨。在設計層面主要面臨的是面積、功能及層數上平衡的挑戰,然後以合適的成本之內,在最佳的時間點推出上市,因為公司最大壓力莫過於若不能在市場上搶佔先機,以免失去市場議價的空間。

對此,如何快速整合不同供應商的裸晶、軟硬體智財(IP)之模組化設計的小晶片(Chiplet)概念,從「多功能單晶片」(Monolithic SoC)邁向 「異質整合」(Heterogeneous Integration)被視為是解決先進晶片設計與製造面對上述三大挑戰的最佳方案,也是後摩爾時代帶動半導體成長的新動力。

異質整合的範圍包括了 2.5D IC/ 3D IC 甚至是 3D SoC,為了因應 2.5D/3D 或是 chiplet 為基礎的異質整合系統設計需求,身為 EDA 工具大廠的 Cadence 已建立了從 IC、封裝到 PCB 電路板之完整自動化全流程設計規則與方法論。孫自君指出,設計規則導向 Rule-driven 設計會是今後 Cadence 全流程平台發展上的最重要方向。

更重要的是,透過結合多學科分析的設計反饋方法(Close-loop)進行全流程設計,才能解決異質整合中不同生產節點(Node, 指跨越 mm, µm, nanometer 這之間最高達到百萬倍的互連關係)從佈局、繞線、電路信號互連互通,再到過孔及穿層策略等整體連結關係與策略問題,並能透過數位模擬與數位模型設計來實現最佳的連通品質。「沒有設計工具就無法完成『全流程設計』,」孫自君強調指出。「所謂全流程,必須先從設計開始,經過多學科分析,依照分析結果回饋到設計工具修正設計條件,再到最後驗證(Sign-off)的整體串聯,而不是分開(Divide and conquer)進行分析試誤(Trial and error)。」此完整的 Rule-driven 全流程異質整合設計方法,藉助全流程平台,該公司得以協助客戶完成符合最終標準的產品設計,降低不必要的修改負荷,節省大量金錢與時間,加快上市的時程與腳步。

比傳統求解器快 10 倍! Clarity 3D 瞬態求解適用大型設計

Cadence 2020 年底新推出系統級模擬解決方案 Clarity 3D 瞬態求解器(Transient Solver),其他解決方案還包括去年先後推出的 Clarity 3D 多工平行求解器及 Celsius 熱求解器(Thermal Solver),透過完備的全系列解決方案,Cadence 得以協助客戶實現系統級的電磁干擾(EMI)求解與系統級熱分析作業,並加速產品上市的時程,成為 Cadence 進入全球擁有 70 億美金規模之系統分析市場的一大利器。

Clarity 3D 瞬態求解器是基於 Cadence 高效能電腦基礎設施及大規模平行矩陣求解器技術構建而成,透過堆疊達成客戶所需的處理能力,能以比傳統電磁場求解器技術快上 10 倍的速度解決 EMI 問題,同時維持測試/量測精度,進而實現真正的系統級分析。該方案不僅克服以往在電波暗室實驗室中進行原型產品電磁相容性(EMC)測試時所常見的耗時、昂貴問題,並能輕鬆地從所有標準晶片、電路板及 IC 封裝平台讀取設計資料,迅速精確地執行大規模模擬。

這款新型求解器能模擬迄今尚未實現或無法求解的大型設計,減少設計重製並加快上市時間,滿足超大規模運算、汽車、行動、航太與國防等市場諸多複雜應用之需求。

提升台灣設計能量! 積極推動產業合作與 Cadence 學術網路計畫

Cadence 與產業界長久之間有著深厚的合作關係,其中,許多系統製造大廠都在使用 Cadence 多物理場系統分析技術與 Celsius 熱求解器。從系統製造 OEM/ODM/CM 的角度來看,良好的多物理場工具,是能驗證設計並找到能同時滿足訊號完整性(SI)/電源完整性(PI)與熱需求的解決方案。

為了促使產業界與學術界之間的技術交流,並讓 EDA 工具進一步應用在學術研究上,Cadence 近年來積極推動 Cadence 學術網路計劃(Cadence Academic Network)。在此計畫的推波助瀾下,可提升台灣學研界在全流程異質整合設計上的能量與實力。

台灣長久以來在 IC 晶片設計、代工、封裝與積體電路測試解決方案(Load board and Probe)佔據市場領先地位,但除了主流的產業模式,更希望因為投入資源的簡化,使得擁抱少量多樣的高毛利成為可能,協助客戶一舉跨入更高獲利率的利基市場。孫自君認為,如今當務之急莫過於全面展開從 IC 設計製造到封測的跨產業異質整合,Cadence 是唯一可以提供從晶片設計到系統設計,完整全流程平台,可協助客戶進行所有電子產品到晶片設計作業,同時解決熱及電磁干擾等問題,讓企業可以將最大心力與資源投注在核心競爭力上。為了推動這樣的理念,Cadence 將持續與新創公司合作,並加強與學校及研究單位合作,進而將產學研串聯起來,共同擺脫過去低毛利競爭的產業模式讓台灣電子產業進一步做出讓人刮目相看的成績

(圖片來源:Pixabay)