如何利用真空壓力烤箱,消滅 Underfill Void

作者 | 發布日期 2021 年 01 月 26 日 12:00 | 分類 封裝測試 , 晶片 Telegram share ! follow us in feedly


現階段,晶片採取細小間距的球閘陣列封裝(Ball grid array,簡稱 BGA)、晶片尺寸封裝(Chip scale package,簡稱 CSP)封裝形式的比例越來越高,因此錫球間距(Ball pitch)小於 0.25 公厘 (mm)以下的焊點可靠度受到關注。主要來自於,熱應力、機械應力(彎曲、扭曲)或衝擊應力作用下,細小間距的焊點可能出現斷裂失效問題。

因此,在表面黏著製程(Surface-mount technology,簡稱 SMT)後,進行底部填充膠(Underfill)製程,能有效阻止焊點本身(即結構內的最薄弱點)因為應力發生應力失效,將有效增加晶片的可靠度。

點此觀看本影片

速讀 Underfill 製程與原理

Underfill 通常使用環氧樹脂(Epoxy),它的原理是利用毛細作用,將 Epoxy 塗抹在晶片的邊緣,使其滲透到晶片底部,完整包覆每一顆焊點,並加熱固化,藉此有效提高焊點的機械強度,進而提高晶片的使用壽命(圖一),

▲(圖一)

Underfill 製程多被運用在手持裝置,如手機或平板的電路板設計,來自於這些裝置必須通過嚴苛的衝擊試驗(Mechanical shock test)與震動試驗(Vibration test),若未進行 Underfill 製程,手持式裝置中晶片的焊點,將無法承受如此嚴苛測試條件。

然而,在進行 Underfill 製程操作中,容易受到各種因素影響,或多或少會產生氣泡(Void)。這些因素包括膠管本身含有氣泡、點膠溫度及路徑、溫度固化的參數,晶片設計錫球矩陣、錫膏助焊劑成份..等,皆可能導致 Underfill 無法完全包覆晶片底部的錫球,大幅降低焊點保護效果。

本期宜特小學堂,將與您分享在 Underfill 製程中,最常產生氣泡,影響可靠度的兩種案例。

案例一:SMT 製程後的焊點助焊劑(Flux)阻礙 Underfill 流動

在宜特可靠度驗證實驗室中,發現,Flux 的殘留將阻礙 Underfill 流動路徑(參見圖二),導致填充膠無法填滿晶片底部,這樣的情況下執行 Underfill 製程也會造成許多的氣泡。

▲ 圖二:Flux 阻塞 Underfill 流動

宜特可靠度驗證實驗室建議,先採取清除助焊劑(Flux clean)濕式製程,將阻礙流動的異物排除。清除後,務必將 PCBA 烤乾後,才可接著執行 Underfill 製程(參見圖三)。

▲ 圖三:水洗後,Underfill 可以流滿晶片底部

案例二:Underfill 無法平均滲透包覆每個焊點

隨著先進製程將晶片極小化下,錫球間距也隨之縮小,基板(Substrate)與裸晶(Die)的間隙縮小至 10-30 微米(um);間隙越小,流動的速度就緩慢,進而產生空隙,因此 Underfill 就更難滲透,且無法平均包覆每一個焊點,因此產生氣泡。(參見圖四)

▲ 圖四:Underfill 無法平均包覆每個焊點,進而產生氣泡

那麼晶片底部有氣泡會發生甚麼事情?根據宜特可靠度實驗室的觀察,實際測試後發現樣品在有溫溼度及通電的環境下,沿著 Underfill Void 處將會生成 Dendrite(參見圖五),容易導致錫球間短路,造成可靠度測試的電阻值異常。換句話說,若無氣泡,將能延長晶片壽命。

▲ 圖五:生成 Dendrite

如何解決惱人的 Underfill Void

宜特可靠度測試實驗室,引進真空壓力烤箱,可依據不同膠材黏度調整真空及壓力參數,做到 0% Void,徹底將 Underfill 製程品質做到最好,避免因 Void 原因,影響可靠度測試結果(參見圖六)

▲ 圖六:左圖為一般烤箱,有較多的 Voids 殘留;右圖為使用真空壓力烤箱,沒有任何 Void 殘留

本文與各位長久以來支持宜特的您,分享經驗,同時,若您有小量多樣的 Underfill 製程需要執行,或者對相關知識想要更進一步了解細節,不要猶豫,歡迎洽 +886-3-579-9909 分機 1068 邱小姐│ Email: marketing_tw@istgroup.com

(首圖來源:宜特科技)

關鍵字: , ,