台積電研發先進封裝新技術，可增加產能

日經亞洲報導，台積電研究先進封裝新方法，使用矩形基板而不是傳統晶圓，每片晶圓能切出更多晶片。

報導引用消息人士說法，正在測試矩形基板，尺寸為 510×515mm，可用面積是晶圓三倍多。採矩形基板就代表邊緣未使用面積更少，可切出更多晶片降低成本。不過研究仍是早期階段，矩形基板晶片封裝塗覆光阻劑是瓶頸之一，亟需台積電這種財力深厚的晶圓代工商推動設備商改變設計。

▲ 台積電 CoWoS。(Source：台積電)

晶片製造時封裝曾認為技術含量較低，但製程微縮創造的效能逐漸遞減，成本越來越高，先進封裝藉連結小晶片提高效能，保持半導體進步越來越重要。就像輝達 H200 或 B200 晶片，只有改善晶片製程，效能提升不會太高。

以輝達 B200 晶片為例，台積電先進晶片封裝 CoWoS 可將兩個 Blackwell 圖形處理單元結合，並與八個高頻寬記憶體（HBM）連接，達快速數據傳輸和加速運算性能。

台積電為輝達、AMD、亞馬遜和 Google 生產 AI 晶片的先進晶片堆疊封裝是以 12 吋矽晶圓為底，因是目前最大尺寸晶圓。市場人士表示，一片 12 吋晶圓只能切出 16 套 B200 晶片，且需良率 100%。大摩估計，若 H200 和 H100 晶片可切出約 29 套。台積電僅表示，密切觀察先進封裝發展，包括面板級封裝。

(首圖來源：科技新報攝)