三星新突破登上研究期刊，新型 FeFET 3D NAND 功耗大降 96%

三星電子的研究團隊近日發表了題為《用於低功耗 NAND 閃存的鐵電場效應電晶體》（Ferroelectric transistors for low-power NAND flash memory）的劃時代報告，該報告刊載於國際權威期刊《自然》（Nature）。

研究來自三星先進技術研究院（Samsung Advanced Institute of Technology，SAIT），提出基於鐵電場效應電晶體（FeFET）的新型3D NAND架構，成功將能耗降低高達96%。該架構融合了基於鉿（Hf）的鐵電材料與氧化物半導體通道，實現近零的通過電壓操作，顯著解決了現有3D NAND因堆疊層數增加而導致的功耗上升瓶頸。

在現代NAND中，每當讀取或程式設計一個單元時，垂直字線堆疊必須施加通過電壓。隨著層數的增加，這一開銷也隨之增加，並且現在已經成為總體陣列功耗的重要組成部分。三星的研究團隊認為，具有寬記憶窗口和最大閾值電壓低於零的鐵電電晶體可以支援多級操作，而無需依賴充電陷阱NAND所需的高Vpass來避免干擾。

研究人員首先在平面陣列中展示了每個單元可達五位的操作，然後在一個短的四層垂直串中模擬3D NAND幾何結構。該結構中的中央閘極尺寸為25奈米，與當前商業設備相似。研究小組定義了一個特定於NAND的能量指標，結合了字線電容和內部充電泵的主要貢獻，這些充電泵用於生成讀取和寫入所需的高電壓。

透過對整個堆疊成本建模，研究人員估計基於鐵電設計的286層設備在程式和讀取能量方面可比同高度的傳統充電陷阱堆疊降低約94%。在1,024層時，這一降低幅度超過96%，因為較低的通過電壓顯著減少了充電泵的工作量。

實驗還涵蓋了保持和循環限制。在平面形式中，鐵電單元支援寬記憶窗口並展示五級程式設計，儘管在該密度下的耐久性相對較低。PLC級配置可持續幾百次循環，而QLC等效使用在室溫和85°C下接近一千次。作者指出，在全面的3D陣列能夠進入生產之前，還需要進一步開發程式抑制方案和負電壓生成，氧化物通道在高溫應力下的行為仍然是後續研究的關鍵領域。

目前尚無跡象表明三星計劃基於這項工作進行任何產品公告。相反，這項研究被視為基礎研究的一部分，這本身需要進一步發展，以便為未來的低功耗NAND世代鋪平道路，超越當前的充電陷阱路線圖。

（首圖來源：shutterstock）