力積電今年 COMPUTEX 展會中以「3D AI Foundry」為主題，展示涵蓋 3D WoW DRAM 堆疊技術，以及 IPD（Si-Cap）、中介層（Interposer）等先進封裝關鍵零組件，搭配集團客戶 IP 及產品設計能力，鎖定 AI 運算對超大記憶體容量、高頻寬存取與高穩定電氣特性的需求。
力積電表示，隨著 AI 模型規模持續擴大，傳統架構面臨的「記憶體牆」（Memory Wall）與能耗挑戰日益嚴峻，而透過 3D AI DRAM 與邏輯晶片整合技術，可有效縮短資料傳輸路徑、提升整體運算效率，並降低系統功耗，為 AI 應用帶來更高效能與更佳能源效率。
這次展區亦集結多家合作夥伴共同展出，包括愛普、晶豪科、Zentel Japan、智成與力晶微元等業者，展示 3D WoW 晶圓堆疊 IP 及產品設計方案。
大摩曾指出，力積電做為愛普 S-SiCap 業務的重要晶圓代工夥伴，看好該代工業務將在今年占力積電總營收比重 3%。愛普 S-SiCap 技術有望透過供應 IPD（整合被動元件）給 Humufish TPU，而切入 EMIB 供應鏈，預期 2027 至 2028 年開始放量。
根據愛普官網介紹，S-SiCap 產品線涵蓋分離式矽電容（Discrete Devices）與矽電容中介層 IPC（Interposer with silicon Capacitor）兩大類型，對應不同系統架構與應用情境，滿足多元設計需求。
愛普指出，在矽電容中介層 S-SiCap Interposer 採用矽晶圓作為中介層基板，內建高電容密度的矽電容，顯著強化裸晶對裸晶（Die-to-Die）、序列器／解序列器（SerDes）及高頻寬記憶體（HBM）等高速I/O應用的訊號與電源穩定性。愛普並攜手供應鏈合作，導入接合曝光技術(reticle-stitching technology)，擴展中介層裸晶面積，進而承載更多Chiplet IC，滿足先進封裝對更高整合度的需求。
愛普科技總經理洪志勳指出，透過 S-SiCap 產品線，愛普將矽電容以分離式及中介層方式整合於各類先進封裝架構，兼具高效能、高整合度與設計彈性，滿足新世代 AI 與 HPC 系統的嚴苛需求。展望未來，愛普也正積極開發能應用在有機中介層（Organic Interposer）的矽電容產品，持續拓展產品版圖。
力積電今年四月合併營收達 50.46 億元，今日上漲 5.47%、來到 71.30 元。
此次展區除了上述廠商外，另有利翔航太、瑞相與智慧記憶等合作夥伴亦同步展示 AI 技術應用於無人機、智慧駕駛與 AI EDA 等應用領域的創新成果，進一步呈現「3D AI Foundry」從晶圓、封裝到終端應用的完整生態系布局。
（首圖來源：科技新報）
科技新報粉絲團
加入好友
訂閱免費電子報
