解構 AI 電源完整性：電容市場雙軌並進

過去討論 AI 伺服器電容需求時，多半聚焦在 MLCC：用量增加、高容值產品缺貨、高壓電容需求提升。但隨著 AI 伺服器和高性能運算（HPC）對電源完整性的需求提升，另一個關鍵零組件逐漸受到重視：矽電容。

2026 年 5 月，三星電機宣布與全球大型客戶簽訂約 10 億美元的矽電容長約，交貨期橫跨 2027 至 2028 年；一個月後，三星電機進一步揭示將矽電容、MLCC 與封裝基板整合的策略方向。這也印證了一個市場趨勢：矽電容有望成為 AI/HPC 封裝級電源完整性的重要補充元件。

矽電容與 MLCC 各自在電源完整性中扮演什麼角色？本文將從技術特性出發，比較兩者的分工互補關係，並梳理主要供應鏈的布局動態。

供電瓶頸從 PCB 板端延伸至封裝內部

隨著 GPU TDP（熱設計功耗）持續提升，Power Shelf、VRM、DC-DC 轉換器與 OAM 板端都需要更多的 MLCC 來進行濾波與穩壓，確保 GPU 運算穩定。但與此同時，AI 加速器平台往 chiplet、HBM 與高密度先進封裝演進，電源完整性的挑戰從 PCB 板端延伸至封裝內部。

在 multi-die 架構中，GPU 內可能包含 compute die、I/O die、NVLink I/O die，並與 HBM、矽中介層、封裝基板共同組成高密度系統。每一個 die 與每一組 power domain 都需要獨立且快速響應的去耦網路。如果只依賴板端 MLCC，電流路徑可能過長，寄生電感會限制瞬態響應速度。

矽電容的優勢

矽電容以矽為基板，並以氧化矽、氮化矽等薄膜材料作為電介質，透過半導體製程製作而成。相較於 MLCC 以陶瓷介質與金屬電極多層堆疊形成電容量，矽電容更接近半導體元件製造邏輯，可透過薄膜沉積、深槽結構與客製化封裝等，提高單位面積電容量，並降低寄生電感。

▲ 矽電容示意圖

矽電容最大的特色是低 ESL（等效串聯電感）與可貼近晶片安裝。在高負載運作時，AI GPU、CPU、ASIC 與 HBM 的電流需求會在極短時間內快速變化；ESL 越低，電容越能快速補償瞬間電流需求，維持電源穩定。這正是矽電容在封裝內部近 die 去耦的核心價值。