西門子今日宣布，進一步加強 Aprisa 產品線在台灣的研發投資，協助 IC 設計快速實現。同時，西門子也推出最新版本的 Aprisa（Aprisa 21.R1），使 IC 布局與繞線軟體執行時間加快 2 倍，記憶體用量減少六成，並提供眾多新功能，可支援在 6nm、5nm 及 4nm 等先進節點上的設計，降低設計成本並縮短上市時間。
西門子 EDA 副總裁、台灣暨東南亞區總經理林棨璇表示，客戶正加速朝先進製程節點移轉，如何解決日益提升的複雜度是一項重要挑戰，隨著物聯網、5G、AI 等科技在台灣的不斷實現，這種複雜性則會進一步增加。未來西門子將持續投資包括 Aprisa 在内的 IC 設計解決方案，從增強研發力量到加大渠道鋪設，協助客戶運用領先技術在各先進節點上實現設計目標，促進台灣 IC 設計產業的發展。
據悉，自 2020 年 12 月併購 Aprisa 產品組合以來，西門子大幅投資 Aprisa 技術，Aprisa 的研發團隊規模目前已擴大兩倍以上。做為 Aprisa 的重要目標市場之一，台灣亦十分注重該項技術研發，不僅建立多人研發團隊，並計劃持續新增研發人才，優化產品效能，因應 IC 領域不斷上漲的需求。
而新推出的 Aprisa 21.R1，也專注於先進的技術節點，使業者能以往更有效率地完成更大型、更複雜的設計。Aprisa 21.R1 平均全流程的執行時間比前一版本減少 30%，而且對於更大型、更複雜的設計，其執行時間最多可提升兩倍。
另外，針對全部布局與繞線的主要引擎，Aprisa 21.R1 均進行了改善，包括布局最佳化、時脈樹合成（CTS）最佳化、布線最佳化以及時序分析。這些優勢得以滿足包含複雜多重邊界多重模式（MCMM）特徵的大型設計。
不僅如此，新版 Aprisa 與前一版本相比，記憶體用量減少高達 60%，可為大型設計平均減少 30% 的全流程尖峰記憶體使用量，使得包含複雜 MCMM 的大型設計能夠在可用記憶體較少的伺服器上完成。同時還支援 6nm/5nm/4nm 設計，西門子與晶圓代工廠密切合作，支援 Aprisa 執行先進節點的設計工作，目前 Aprisa 已通過 6 nm 製程的全面認證，且西門子已實施所有必要的設計規則及功能，以便 Aprisa 可以支援 5nm 與 4nm 節點的設計；西門子正與晶圓代工廠夥伴合作進行該方面的最終認證。
（首圖來源：西門子）
