淺談量子計算硬體:量子位元技術的演進與挑戰

作者 | 發布日期 2021 年 11 月 30 日 10:00 | 分類 尖端科技 , 晶圓 , 零組件 Telegram share ! follow us in feedly


量子計算已成為全球科技產業熱門議題,其被認為是下一世代改變世界的技術,重要性不亞於上個世紀的矽產業。儘管量子技術發展還處於早期階段,已有許多全球科技巨頭如美國的 Google、IBM、英特爾等紛紛積極布局研發,以便搶得先機,在未來的量子霸權時代位居要角。

「未來 3~5 年,是台灣發展量子運算的契機。」鴻海董事長劉揚偉認為,世界的量子產業生態已逐漸成型,而全球量子計算也正由理論基礎驗證快步走向應用。台灣擁有全球最優秀的半導體及應用工程人才,最有機會憑藉既有產業優勢來研發製造其核心元件「矽(鍺)基量子位元」,產官學界都應高度重視、並掌握此量子科技契機,替台灣創造下一個半導體奇蹟。

而量子計算硬體核心「量子位元」其應用原理、發展概況為何,又面臨了什麼樣的技術挑戰?(本文出自國立陽明交通大學電子研究所的李佩雯教授,於閎康科技「科技新航道 | 合作專欄」介紹「量子計算其硬體核心『量子位元』的應用原理、發展概況以及技術挑戰等」文稿,經科技新報修編)

進入材料工程領域的新世界

低維度(low-dimensional)材料工程設計為傳統塊材材料開啟了一扇可以工程設計的大窗,更為奈米級別甚至是原子級別的感測、影像、電子、光子、量子訊息、量子計算、甚至能源轉換元件等,開闢了廣泛的應用;而上述許多的應用科技是無法單靠塊材材料科學與工程獨立實踐的。依據電荷在材料內可以自由運動的空間維度,我們可以將材料區分為四大類,分別是:

  • 在三維空間可以自由移動的塊材
  • 二維的量子井(有一個空間維度是限制電荷的移動)
  • 一維的量子線(電荷在二個維度空間都被侷限,僅有單一維度是可以移動)
  • 零維的量子點(電荷移動在三個維度空間都被限制)

有趣的是,當三維塊材微縮到零維的量子點系統時,電荷運動除了受到空間維度的限制之外,電荷可能擁有的能量也發生了神奇的量子化(quantization)現象,也就是說,電荷在材料內可能出現的狀態密度會從連續性的能帶轉變為離散的分裂能階(discrete energy levels)。

以一個球狀量子點為例,受到三維徑向(3-dimensional, radial potential)對稱的靜電位能侷限,量子點內的電荷只能存於某些特定的能階,而不再像是在塊材材料中,電荷可以攜帶任意的能量以及出現在任意的空間位置。使用薛丁格方程式計算可知,量子點內分散的能階以及能階之間的差距,主要由量子點的直徑、形狀甚至應力決定之;簡單而言,量子點的直徑愈小,量子侷限效應愈發明顯,因此能階分離也愈發顯著,這就是所謂的量子尺寸效應(quantum size effect),如圖一所示。 

量子點的電子能結構與其直徑有高度相依性。當量子點的直徑小於其波耳半徑,其電子能結構由連續的能帶逐漸轉變為離散的能接,且能階分裂之間距愈發擴大。

因此,依據量子尺寸效應,我們可以裁製量子點的直徑大小,進一步調整量子點的電子能結構 (electronic structure)、電荷分布、電學、光學、甚至多種物理性質。低維度材料所擁有量子尺寸效應的優勢,已經成功地開闢了許多量子工程設計的範疇,只要能精準地掌控量子點的形狀、直徑、結晶品質、形變/應力和空間擺放位置,便可以大幅地增進與拓展感測(sensing)、影像(如量子點電視)及量子計算等應用。

量子計算:數位時代最具影響力的運算及數據儲存技術之一

量子點的應用範疇之中,有一非常引人矚目的量子科技 – 量子計算,物理學家 Stephen Wiesner 以及物理頑童大師 Feynman,率先於 1980 年初提出量子計算的需求與概念。近年來,因應人工智慧、機器學習、安全加密等大數據時代的強勢來襲,全球更是競相提出能夠實現超級運算速度來處理巨量數據的量子計算方案。

2017 年美國眾議院科學委員會宣示要確保「美國量子技術霸權」;2018 年歐盟實施「量子旗艦」、中國中科院與阿里巴巴攜手成立達摩雲量子實驗室、日本宣布將提供免費量子類神經網路服務,以及加拿大與澳洲政府投入上億美元的研發經費等。波士頓諮詢調查也公布,各國企業(Google、IBM、Intel、微軟、Honeywell、D-Wave、QxBranch、QCWare、QuTech、1Qbit)、研究機構(MIT、牛津、西南威爾斯、Keio大學、Delft Tech、imec、Leti)、甚至是傳統產業大廠(BASF、DowDuPont)皆紛紛投入量子計算硬/軟體的研發。

量子計算並不是以現有的計算機進行「升級」或是「改善」,而是運用完全不同性質的嶄新運算法則,故需要嶄新的軟體/硬體架構。建構量子計算硬體的關鍵核心積木有三,分別是:

  • 基本運算單位元 – 量子位元(qubit)
  • 操控電路
  • 讀取電路 [1]

其主要的核心精神是運用量子位元之間的「量子疊加」以及「量子糾纏」等獨特原理,創造出多種組合的量子狀態,可以突破經典計算中非「0」即「1」二個狀態的限制。

然而,量子計算的基本概念乍看簡單,但是實際的硬/軟體技術門檻極高,目前全球各界對於實踐量子計算硬體的最佳方式仍尚未達成共識。世界各地的物理學家、半導體工程師以及計算機科學家正試圖開發不同類型的量子位元,代表性的量子位元有:超導(Superconductor)、離子阱(Ion trap)、鑽石中氮空穴(Diamond)、光子(Photonics)、半導體量子點(quantum dots(QDs)) 以及拓撲(Topologic)量子位元等,而目前已經展示的多種類型量子位元大多尚處於實驗室原型階段。

評估量子位元的主要品質因子如:量子態的退相干時間(decoherence time)、擴展性、保真性、連接性、操作溫度以及量產可能性等,如表一所示 [2],其中退相干時間以及擴展性更是初期評估量子位元成敗的關鍵指標。

  • 「退相干」指的是量子狀態會受到外在環境擾動的影響,隨著時間逐漸喪失
  • 「擴展性」則指的是可以擴充的最大量子位元數目

經典計算機是以半導體製程技術來擴充位元數目,所付出的代價是面積、製程整合複雜以及電路/系統設計困難等。對量子計算而言,單單以製程工藝來擴充量子位元數目是不夠的,最困難的挑戰是如何精準地操控多個量子位元的相干與糾纏,因為每增加一個量子位元,其糾纏困難度是指數級的成長。如果一個量子晶片無法精準控制多個量子位元的相干,那麼量子計算就毫無實用價值,故需要可以即時操控以及有效讀取量子狀態的低溫 CMOS 電路。

▲目前展示的各種量子位元類型、關鍵指標與優、缺點之評比。

量子計算硬體的劃時代進展

可喜的是,近五年量子計算硬體的進展在眾人的努力下,有許多振奮人心的成果。2017 年 IBM 發表 50 位元超導 IBM-Q、2018 年 Google 推出 72 位元超導 Bristlecone,讀取正確率達 99%,宣稱已豎立量子霸權的里程碑。中國也不惶多讓,阿里巴巴在 2018 推出 10 位元超導量子電腦、Intel 也公布 49 位元 Tangle Lake 超導量子晶片。

儘管如此,超導量子位元的保真、擴充以及糾錯等仍有許多待改善之處;另外,運作環境如溫度、電磁場等干擾更是影響量子計算的主要制約。舉例來說,超導量子位元只能在逼近絕對零度的酷寒(mK)環境下運作,相關的控制電路必須安置在大型冰箱之外,再藉由 RF 組件來操控超導量子位元;不過要在極端酷寒下,維持超導量子位元晶片的長期穩定使用,所需搭配的封裝技術難度是非常嚴峻的。最近光子量子計算以及離子阱量子位元也屢傳佳績,但是必須在大型的光學桌使用眾多光學組件來操控光子,或是需在超高真空環境中操控離子阱,二者的操控環境依然是非常具有挑戰性。

Intel 除了積極擴展超導量子位元數目之外,更嘗試建構具有擴展性的半導體矽量子位元系統。矽量子位元的好處是,可以直接與 CMOS 操控電路整合一體,提升量子計算實際應用的可行性。目前製造矽量子點的方法繁多,可以磊晶成長自組式(self-assembled)量子點(如圖三所示)[3],也可以採用微影光雕(lithographic patterning)技術(如圖四所示)[4、5] 等多種方式實現之。

 ▲熱氧化矽鍺結構所形成之自組式鍺量子點,內崁於二氧化矽、氮化矽以及矽材中。

 ▲在 SiO2/SiSi/SiGeGe/Si 二維電子氣量子井 [4] 或是 Si 奈米線 [5],以微影光雕技術定義多個電極,以電壓感應形成之矽或是鍺量子點與其侷限位障。

但是要實踐有實際應用價值的矽量子點位元,以及相關的電荷感測元件,必須在量子點的形狀、直徑、量子點與其外殼的介面品質、蓋殼的種類、擺放位置等有精準的調控力。惟矽材料的波爾激子半徑約 5 nm,這意味著矽量子點的直徑約小於 5 nm,方足以有顯著的能階量子化現象。因此,即使是使用目前最先進的微影光雕技術,要製備小於 5 nm 的矽量子點仍然有很大的挑戰性;另一個技術挑戰則是製作可以直接操控某一個特定量子點的奈米電極,受限於微影機台的解析度或是層與層對準的精準度,奈米電極不可避免地會影響或是觸及周遭其他的量子點。

鍺(Ge)量子位元研發為矽基量子計算提供更寬廣的選擇

雖然目前已有 2 個矽自旋量子位元的展示先例,但是矽的自旋-電轉換效率差、訊雜比低不利於讀取,也只能在極低溫度下(<<4K)運作。近年來,同為第四族半導體鍺(Ge)量子位元的研發也廣受矚目,為實現矽基量子計算提供更加寬廣的選項。這是因為鍺的波爾激子半徑約 25 nm,遠遠高於矽的波爾激子半徑 5 nm,而且鍺的自旋-軌道耦合效應很大,非常有機會可以直接以電驅動自旋,增進操控速度。目前專注研發矽或是鍺量子位元的國際研究機構有美國威斯康辛大學、普林斯頓大學、加州柏克萊大學、休斯實驗室、桑迪亞國家實驗室、比利時 imec、法國 Leti-CEA 研究院、荷蘭理工大學、澳洲西南威爾斯大學以及日本東京大學等。

除了製備或是成長矽、鍺量子點有其技術難度之外,有效且即時地分析量子點的結構性質,如量子點的形狀、大小、結晶態、形變應力以及外殼/量子點的介面等,也十分具有挑戰性。由於量子點的直徑多是在數十、甚至數個奈米以內,又被裹覆在不同結晶狀態的外殼以及主體(host)材料之中,在使用高倍率的穿透式顯微鏡(TEM)、微拉曼(Raman)或是廣角 x- 射線繞射光譜(XRD)、收斂束電子繞射(CBD)或是奈米束電子繞射(NBD)等檢測與分析量子點的結構性質時,需要更加精巧與特殊的試片取樣、製備以及擷取等配套措施。甚至,往往需要同時以電子能量損失譜(EELS)和能量色散譜(EDS)的原子元素映射結合掃描透射電子顯微鏡(STEM)提供局部化學成分以及材料的結構訊息,才能建構完整的量子點結構解析。

舉例而言,筆者實驗由選擇性氧化「矽鍺」奈米結構,可以製作出自聚式「一體成型」鍺球狀量子點/二氧化矽/矽鍺奈米層片異質結構。經由穿透式顯微鏡、奈米束電子繞射,佐以能量色散譜的原子元素映射結合掃描透射電子顯微鏡等,可以清楚解析鍺量子點被一厚度約 2 nm 且保真性極佳的二氧化矽殼裹覆,而且在鍺量子點/二氧化矽殼的下方也同時生成矽鍺奈米層片,如圖五的穿透式電子顯微鏡與(b)能量色散譜影像所示。

 ▲穿透式電子顯微鏡與能量色散譜技術觀察自組式鍺量子點 / 二氧化矽殼 / 矽鍺奈米層片異質結構。

實現量子計算硬體技術的最後一哩路

從實際運作的角度考量,有效地「操控」量子位元以及精準地「讀取」量子位元狀態,是實現量子計算硬體技術的最後一哩,這是因為量子點的微弱耦合效應微弱,導致量子狀態的電位變化(約 <0.1mV)或是電流改變(約 pA-100pA)都非常小,而且量子位元的狀態容易受到周遭電位或是電磁場的微擾動(如: mV)而改變狀態。

因此,輸入電壓值的控制必須達 mV 甚至 sub-mV 精準度,最具技術挑戰性的則是在低溫的操作環境中,讀取量子位元的微弱電流訊號。此外,相對於量子點,數目繁多的操控電極占了相當大的布局面積,導致各電極之間寄生效應如雜散電容(stray capacitance)、串擾(crosstalk)與漏電流等皆產生很大的背景雜訊,更是大幅增加實際操控與讀取量子位元狀態的困難度。

目前許多研究機構都是以手工打造設計組裝(ad hoc)的方式建構外部測試系統,以測量量子位元的量子狀態,惟在組裝多個任意波形產生器(AWG)、微波傳輸線、鎖相放大器的同時,各個儀器之間的串擾會衍生不可忽略的背景擾動,尤其是目前市售波形產生器或是轉導放大器的功能規格都只是差強人意(marginal)。因此,不論是測試儀器或是測試技術方法都亟待研發,以建立標準化或是通用的測試技術方法,得以有效地讀取半導體量子位元電荷或是自旋狀態。

        李佩雯教授目前也與台灣半導體封測廠閎康科技,攜手進行產學合作計畫,針對量子計算關鍵組件的量子點進行結構和電性方面的技術開發。特別是量子點及金屬電極的尺寸極小,在製作及分析上的困難度都非常高,因此需要許多高階分析技術的協助。相關結構及成分分析技術,可參考聚焦離子束顯微鏡(FIB)穿透式電子顯微鏡及X光能譜散佈分析(TEM/EDS)電子背像散射繞射 (EBSD),閎康科技也預計藉由產學合作,持續滿足量子元件研究上所需要的分析需求。

量子計算硬體技術是一個跨域的研發,需要整合物理理論、半導體工程、奈米材料檢測、類比/數位混和信號積體電路與微波技術等,逐步由概念驗證、整合、糾錯等階段邁入實用市場。台灣身為全球矽積體電路製造的重鎮,以所擁有的札實深厚半導體積體電路技術能量,更應該戮力研發矽或是鍺量子點量子位元技術。

1. D. Loss and D. P. DiVincenzo, “Quantum computation with quantum dots,” Phys. Rev. A, vol. 57, 120–126 (1998)
2. T. Meunier et al., “Towards scalable quantum computing based on silicon spin,” VLSI Sym. T3-2(2019)
3. I-Hsiang Wang, Po-Yu Hong, Kang-Ping Peng, Horng-Chih Lin, Thomas George, and Pei-Wen Li, (invited talk), “The Wonderful World of Designer Ge Quantum Dots” IEDM Tech. Dig. pp. 841-845, Dec. 2020, San Francisco, USA.
4. W. I. L. Lawrie, H. G. J. Eenink, N. W. Hendrickx, J. M. Boter, L. Petit, S. V. Amitonov, M. Lodari, B. Paquelet Wuetz, C. Volk, S. G. J. Philips, G. Droulers, N. Kalhor, F. van Riggelen, D. Brousse, A. Sammak, L. M. K. Vandersypen, G. Scappucci, and M. Veldhorst, “Quantum dot arrays in silicon and germanium,” Appl. Phys. Lett., 116, 080501 (2020)
5. K. Horibe, T. Kodera, S. Oda, “Lithographically defined few-electron silicon quantum dots based on a silicon-on-insulator substrate,”. Appl. Phys. Lett. 2015, 106, 083111

(首圖來源:Shutterstock,圖片來源:閎康科技)