宜特小學堂:板階可靠度試驗後 Fail 如何找先進封裝焊點異常

作者 | 發布日期 2022 年 06 月 28 日 9:00 | 分類 IC 設計 , PCB Telegram share ! follow us in feedly


板階可靠度試驗結果 Fail了,長官要你 Debug,如何使用簡單三步驟,快速找到異常位置呢?


板階可靠度(Board Level Reliability,簡稱 BLR)是國際上常用來驗證焊點強度的實驗手法,透過將模擬元件組裝於 PCB,重現出可能會發生的錫球焊接問題 (深入閱讀:板階可靠度 BLR 對 IC 設計工程師有多重要?)。­

BLR 的第一步,需要先進行菊花鍊(Daisy Chain)設計,將您的待測樣品元件與電路板連結的各個焊點形成網絡,藉此即時監控每個焊點良率,可成功得知各個錫球焊點是否失效,更能準確擷取失效的時間點,及早進行改善。

Daisy Chain 設計

Daisy Chain 線路設計可分成兩部分,一半的線路是設計在 IC 元件上,另一半則設計在 PCB 測試板上,當 IC 元件透過表面黏著(SMT)到 PCB 測試板時,即可形成一個完整的 Daisy Chain。

 ▲圖一:Daisy Chain 設計示意圖

但是,當進行完一系列的板階可靠度驗證後,結果居然 Fail?!該透過哪些步驟進行故障分析,才能找到阻值變化的原因?

本期宜特小學堂,將帶來兩種案例:分別為一般封裝元件與先進封裝元件,我們將與您分享宜特驗證分析實驗室,如何藉由簡單三步驟,定位、顯像、切片(圖二),協助您 Debug,釐清真因,快速改版重新驗證,讓產品可以如期上市。

▲圖二:使用定位、顯像、切片三步驟即可找到異常點。

一、一般封裝樣品,利用二分法進行走線電性測試

在完成板階可靠度試驗後,若實驗後仍保有電性(Leakage/Short),第一步驟,宜特實驗室會先使用如Thermal EMMI(InSb)電性熱點(Hot Spot)測試機台,定位故障點 XY 座標位置。第二步驟,利用非破壞式的 X-Ray/3D X-Ray 顯像。第三步驟,可選擇使用較低應力的 Plasma-FIB,或是使用研磨(Cross-section polish)搭配SEM的方式,將失效斷面切出並分析真因。 (延伸閱讀:如何釐清是否為封裝缺陷造成 IC 異常)。

若異常現象為「開路(Open)現象」,因 Open 已無電流流過,無法使用熱點分析定位異常位置。必須在第一步驟「定位」前,先將樣品進行破壞性的水平研磨製備,從 PCB 測試板端水平研磨至 Daisy Chain 走線裸露後(圖三),接著,透過「二分法」(圖四),進行走線的電性測試,找到異常的相對位置(定位)。

▲圖三:從 PCB 板端研磨至 Daisy Chain 走線裸露。

▲圖四:透過二分法,進行走線電性測試,一步步找到異常相對位置:圖四(1),先在 IN 與 OUT 點通電,發現 Open(異常)。接著,圖四(2)在 IN 與 A 點通電,電性正常。接著,圖四(3),在 IN 與 B 點通電,顯示 Open(異常)。圖四(4),在 OUT 與 B 點通電,電性正常。最後圖四(5),在 B 與 A 點通電,顯示 Open(異常);藉由二分法,找到異常相對位置。

第二步驟,透過 X-Ray 收斂異常點,從圖五(左)中,我們可以清楚看見錫球與焊墊(Pad)連接的地方,出現異常(顯像)。第三步驟,切片進一步觀察,從圖五(右)中,則發現錫球裂開了,就此找到發生阻值異常的原因(切片)。

▲圖五(左):錫球與焊墊(Pad)連接地方出現異常;圖五(右):切片觀察到錫球裂開。

二、先進封裝樣品,透過 EBAC,找到異常斷點

若是像 2.5D 或 3D IC 等先進封裝樣品,封裝形式屬多晶片, Daisy Chain 的設計,將跳脫以往單一晶片搭配一個測試板,而是多晶片搭配在一個測試板的形式(圖六),那麼板階可靠度試驗後出現故障後,該如何找異常點呢?

▲圖六:先進封裝 Daisy Chain 走線形式。

若異常型態為仍有電性(Short/Leakage),可用同一般封裝樣品故障分析形式,先使用 Thermal EMMI(InSb)進行熱點分析,定位異常位置,並透過 X-Ray/3D X-ray 顯像,最後使用 Plasma FIB 物性研磨,將失效斷面切出進行分析。

若異常型態為「Open」,一樣同一般封裝形式,必須在「定位」前,先進行樣品製備。不過,這邊要特別留意,一般封裝形式 Daisy Chain 走線是位在 IC 與 PCB 板間(參見圖七(左)),但先進封裝形式,Daisy Chain 走線路徑則介於兩顆 Die 之間(參見圖七(右)),因此無法使用從 PCB 測試板端研磨的傳統方式(走線不在 PCB 端),就必須從晶背端,利用乾式蝕刻方式(延伸閱讀:從晶背找先進封裝錫球異常點),讓位於 Die 1 與 Die 2 間的 Daisy Chain 走線裸露。

▲圖七(左):一般封裝形式,Daisy Chain 走線位於 PCB 與 IC 間;圖七(右):先進封裝形式,Daisy Chain 走線位於 Die 1 與 Die 2 間,透過乾式蝕刻,使 Die 1 的 Daisy Chain 走線裸露。

Daisy Chain 裸露後(圖八(左)),我們即可進行第一步驟「定位」,因此時異常情況為 Open,無法通電,就無法使用 Thermal EMMI(InSb)定位 Hot Spot,必須透過 EBAC,將電子束導入樣品內部,電荷會累積於正常走線處,而異常處電荷無法累積,畫面就會全暗,即可判別異常位置,找到異常斷點(圖八(右))。

▲圖八(左):透過 OM,觀察到樣品製備後 Daisy Chain 裸露樣貌。圖八(右):透過 EBAC,觀察到 A1-A2 之後的影像全暗,藉此判別其就是異常斷點。

第二步驟「顯像」,安排 X-ray/3D X-ray 複檢,發現錫球接合異常(圖九(左))。第三步驟「切片」,安排 Plasma FIB / 物性研磨進行切片,找到異常現象為錫球斷裂(圖九(右))。

▲圖九(左):X-Ray 顯像,找到異常點為錫球接合異常。圖九(右):切片後,更加確認異常現象為錫球斷裂。

 

本篇宜特小學堂,特別提供給長久以來支持我們的客戶,若您對此實驗手法有興趣或有任何需求, 或是對相關知識想要更進一步了解細節,歡迎洽詢 +886-3-579-9909 分機 1066 張小姐;Email:  marketing_tw@istgroup.com

(圖片來源:宜特科技)

您可能有興趣的相關文章或影片

關鍵字: