力挺台積電 2 奈米發展，新思科技 EDA 解決方案助縮短上市時程

台積電 2023 技術論壇表示，旗下 2 奈米製程 2025 年推出之際，將是全世界最領先的先進製程，新思科技宣布與台積電合作，滿足新一代系統單晶片 (SoC) 嚴格設計目標，台積電最先進 N2 製程提供數位與客製化設計 EDA 流程。

新思科技指出，相較 N3E 製程，台積電的 N2 製程採用奈米片 (nanosheet) 電晶體結構，在相同功耗下可提升速度達 15% ，或在相同速度下可減少 30% 的功率，同時還能提高晶片密度。新思科技對整體 EDA 技術的大量投入讓設計人員能夠快速啟動 N2 製程設計，不僅為 SoC 帶來差異化同時也能縮短上市時程。

台積電設計基礎架構管理部負責人Dan Kochpatcharin 表示，台積電與新思科技協助雙方客戶在台積電最先進的 N2 製程中透過新思科技完整的 EDA 解決方案，實現一流的設計結果。雙方長期的合作幫助創新者在各式應用中滿足或超越最嚴苛的產品設計目標；這些應用包括高效能運算、行動和人工智慧等。

新思科技 EDA 事業群策略與產品管理副總裁 Sanjay Bali 說，新思科技和台積公司持續推進半導體技術，在最新的 N2 製程上挑戰設計物理的極限。在台積電 N2 製程中運用新思科技數位與客製化設計流程能讓設計人員大大受惠於台積電 N2 製程的先進功能，並縮短上市時程。

新思科技強調，獲認證的 EDA 和 IP 解決方案在台積電 3 奈米製程技術的成功，建立了雙方在 N2上的合作基礎，迄今已有數十家業界領先公司藉此成功實現投片 (tape-out)。新思科技的客戶可仰賴經認證的數位與客製化設計流程、新思科技基礎 IP 和介面 IP 以及新思科技晶片生命週期管理 (SLM) 的晶片內 (in-chip) 製程、電壓和溫度 (PVT) 監控 IP 來提升 N3 設計。而有意將 N4 和 N5 設計轉移到 N3E 的設計人員則可利用新思科技 EDA 類比遷移流程，有效率地在不同製程節點中重複使用同一設計。

(首圖來源：科技新報攝)