西門子數位工業軟體日前為電子設計自動化(EDA)產品組合推出兩款全新解決方案,協助半導體設計團隊應對 2.5D 與 3D 積體電路(IC)設計及製造過程中的複雜挑戰。 繼續閱讀..
西門子 EDA 推兩大全新解方,助簡化 3D IC 設計與分析流程 |
作者 林 妤柔|發布日期 2025 年 07 月 08 日 12:03 | 分類 AI 人工智慧 , IC 設計 , 半導體 |
是德科技 EDA 解決小晶片與 3DIC 先進封裝互連挑戰,支援 Intel 18A 製程 |
作者 Atkinson|發布日期 2025 年 05 月 06 日 14:45 | 分類 IC 設計 , 半導體 , 封裝測試 | edit |
隨著 AI 與資料中心工作負載的複雜度持續增加,確保小晶片與 3DIC 之間的可靠通訊變得越來越關鍵。高速資料傳輸和高效率電源傳輸對於滿足次世代半導體應用的效能需求至關重要。半導體產業透過新興的開放式標準來解決這些挑戰,例如通用小晶片互連(UCIe)和 Bunch of Wires(BoW)。這些標準為先進 2.5D/3D 或積層/有機封裝中的小晶片與 3DIC 定義互連通訊協定,實現不同設計平台之間的一致性及高品質的整合。