Tag Archives: EDA

異質整合 3D IC 摩爾定律解方，Cadence EDA 系統分析工具成關鍵要角
作者 |發布日期 2019 年 12 月 04 日 12:00 |
分類 尖端科技 , 晶片

全球半導體產業朝向兩大方向前進，其一為依循摩爾定律 2D 先進製程持續微縮，如台積電 5 奈米製程量產在即，3 奈米甚至 2 奈米、1 奈米也都在龍頭大廠戰略之中。另一方面，半導體業界坦言，隨著摩爾定律勢必面臨物理極限，以先進封裝如 2.5D、三維單晶堆疊（3D monolithic stacking）技術「替摩爾定律延壽」，成為一線半導體業者如台積電、三星、英特爾（Intel）等巨人致力發展的重點。

繼續閱讀..

Mentor EDA 工具獲台積電類比／混合 IC 製程認證
作者 |發布日期 2019 年 10 月 14 日 17:25 |
分類 晶片

EDA 工具是半導體製程相當重要的工具，其中西門子旗下 Mentor 能夠跨越數位以及類比 IC，比起同業具備優勢。Mentor 今日宣布，其 Tanner 類比／混合訊號（AMS）設計工具──Tanner S-Edit 原理圖擷取工具，和 Tanner L-Edit 佈局編輯器──已通過台積電的互通性 PDK（iPDK）認證，可適用於台積電為大量類比 IC 設計提供的各種特殊製程技術。 繼續閱讀..

進化的 EDA，Mentor 表示會看重 Python 等新興語言設計晶片能耐
作者 |發布日期 2019 年 09 月 03 日 19:12 |
分類 AI 人工智慧 , 晶片

台灣在半導體供應鏈占重要地位，不少相關從業人員對 EDA 工具相當熟悉，但面臨新技術的進展，如 AI、5G 的挑戰，EDA 工具也得與時俱進，才能發展客戶需要的方案。Mentor 在台灣半導體重鎮新竹舉行年度大會，Mentor IC EDA 部門執行副總裁 Joseph Sawicki 表示，因應現在越來越多人要來設計晶片的需求，Mentor 的工具將從傳統 C、C++、RTL 語言之後，也將會看到支援新興語言如 Python 的可能。 繼續閱讀..

半導體系統化設計趨勢確立，Mentor EDA Tool 打造科幻成真
作者 |發布日期 2019 年 08 月 19 日 9:00 |
分類 AI 人工智慧 , 尖端科技 , 晶片

隨著摩爾定律製程微縮的物理極限將至，未來晶片的系統設計與異質整合成為確定趨勢，近 20 年以來 IC 設計的既有思維，已然出現革命性的改變。其中，明導國際（Mentor）所提供的電子設計自動化工具軟體（EDA tool），無疑將成為讓半導體科技充滿無限想像空間的最大助力。

繼續閱讀..

製程越來越複雜的台積電，如何靠雲端調配尖離峰的運算需求
作者 |發布日期 2019 年 08 月 13 日 15:00 |
分類 晶片 , 雲端

微軟用自身轉型雲端公司的例子，成為說服客戶的好案例，已經有不少製造業思索甚至部署雲端到製程當中。但對台灣相當重要的半導體產業，到底該怎麼運用雲端，調整尖離峰的運算需求？台積電選擇在主導的 OIP (Open Innovation Platform) 聯盟籌組雲端聯盟，並且找上微軟，運用雲端技術變成晶片設計的好幫手。 繼續閱讀..

EDA 美國寡占，中國落差 20 年
作者 |發布日期 2019 年 06 月 04 日 13:05 |
分類 國際貿易 , 晶片 , 零組件

華為與美國之間的衝突越演越烈，每週都有新發展，繼上週 ARM 配合中美貿易戰政策，停止所有與華為和其附屬公司的有效合約、支援服務等往來後，這週輪到全球最大晶片設計工具供應商（EDA）新思科技（Synopsys）出招，傳出將暫停軟體更新服務，跟進美國政府的強硬態度。市場更傳言，另外兩大廠益華電腦（Cadence）、明導國際（Mentor Graphics）也將跟進，對華為再開槍。當晶片設計沒有了 ARM，又沒有了 EDA 工具，到底對華為影響有多大？ 繼續閱讀..

發展人工智慧 EDA 軟體，新創公司富比庫要成為科技製造業好助手
作者 |發布日期 2018 年 09 月 07 日 17:10 |
分類 AI 人工智慧 , 國際貿易 , 財經

為改善電子設計自動化（EDA）作業流程，國內新創公司富比庫（FootPrintKu）宣布，正式推出人工智慧 EDA 雲端平台，結合自動化、智慧化與數位化的服務，就由研發 EDA Library 自動建置與驗證引擎，最終以建立標準化的電子零件通用格式為目標。

繼續閱讀..

瑞昱半導體經 Cadence 助力，成功開發數位電視 SoC 解決方案
作者 |發布日期 2018 年 05 月 04 日 16:14 |
分類 市場動態 , 晶片

全球電子設計創新領導廠商益華電腦 (Cadence Design Systems, Inc.) 宣佈瑞昱半導體股份有限公司於其 28nm 數位電視 (DTV) 系統單晶片 (SoC) 設計定案採用 Cadence® Innovus™ 設計實現系統，可縮小面積並改善功耗。除了結果品質 (QoR) 改善外， Cadence Innovus 更可容納更大容量SoC晶片，減少大容量SoC晶片在設計時的分割區塊及複雜度。

相較先前解決方案， Innovus 於 28nm SoC 設計提高生產力與品質

由於瑞昱需要在緊迫市場期限內做出更多功能且更複雜的數位電視系統單晶片，同時還要達成功耗面積的積極目標，採用 Innovus 是能夠適切符合瑞昱要求的解決方案。瑞昱過去使用 Cadence 平面規劃解決方案已有數年經驗，因此改用 Innovus 設計實現系統設計，不但介面輕鬆就能學習上手，可在同樣的設計時間內處理比較大的分割區塊，減低設計團隊的人力資源，提高產能。

瑞昱半導體股份有限公司副總經理暨發言人黃依瑋表示：「隨著我們的 SoC 設計整合越多功能，整體 SoC 晶片也持續變大，需要更高生產力的設計工具。Cadence Innovus 設計實現系統讓我們能夠以同樣設計時間及人力資源下處理比較大的分割區塊，同時改善 QoR，藉此加速設計收斂並做出更具競爭力的產品。」

Innovus 設計實現系統是一套大規模平行實體設計系統，能夠幫助工程師提高設計品質，達成具競爭力的功耗、性能與面積 (PPA) 目標，同時加速上市時程。此系統所隸屬的 Cadence 數位設計平台支援公司整體系統設計實現策略，協助系統及半導體公司以更高效率打造完整且具差異性的終端產品。