台積電：2 奈米晶片開發生態系接近完成

台積電在歐洲舉辦 2023 OIP（開放創新平台），向合作夥伴展示下一代晶圓代工技術。為了善用 2 奈米及製程技術，晶片設計人員需使用全新的 EDA、模擬和驗證工具及矽智財（IP），台積電表示目前這些東西都可供使用。

台積電預計 2025 下半年量產 N2 製程，由於 GAA 電晶體架構的性能與 FinFET 不同，EDA 工具和 IP 製造商須從頭構建自家產品。不過，台積電的 OIP 能使合作夥伴提前開始開發產品。

台積電設計基礎設施管理事業部處長 Dan Kochpatcharin 表示，「針對 N2，我們可以提前兩年合作，因為 Nanosheet 是不同的。EDA 工具必須準備就緒，而 OIP 能盡早與之合作，台積電有龐大的工程團隊，可與EDA、IP 等合作夥伴合作。」

目前 Cadence 和新思科技主要 EDA 工具，以及 Ansys 和 Siemens EDA 的許多工具都通過台積電認證，IP 設計則需要更長時間。根據台積電展示的投影片，非揮發性記憶體（non-volatile memory）、介面 IP 甚至小晶片組 IP 等模組尚未出現，這成為部分晶片設計的瓶頸，但台積電的合作夥伴都正在積極開發。目前用於設計 2 奈米晶片的工具和生態系統正在形成，但還沒有全部到位。

Kochpatcharin 指出，開發採用 Nanosheet 電晶體的IP 並不難，但確實需要更多、更長的週期時間，部分 IP 供應商也仍需要接受培訓，當接受培訓後，設計上就會變得容易，這就是台積電之所以很早就開始的原因。

目前許多晶片的主要建構模組都已支援 N2，但在台積電 2 奈米量產前，許多公司仍有許多事情要做。至於設計 IP 和開發工具的大公司已在開發 2 奈米晶片，到 2025 年量產時，他們的產品應該已經準備就緒。

隨著台積電及合作夥伴的 2 奈米準備工作進展順利，其他公司也可以準備設計規劃。