JEDEC 初步規定 HBM4 規格，輝達 Rubin 核心架構採用

JEDEC 協會公佈第四代高頻寬記憶體（HBM4）初步規格，接近完成 HBM4 DRAM 標準。儘管資料傳輸速率低於 HBM3E，但新規格支援每個堆疊的 2048 位元介面。HBM4 廣泛支援記憶體層級，以因應不同類型應用。

新 HBM4 標準將規定 24Gb 和 32Gb 記憶體層級，並四層、八層、12 層和 16 層 TSV（Through-Silicon Via）堆疊。JEDEC 協會初步同意，速度傳輸達每秒 6.4GT，討論更高資料傳輸速率的可能性。32Gb 的 16 層堆疊提供 64GB 容量，代表一個四個記憶體模組處理器，支援 256GB 記憶體，使用 8192 位元介面最高頻寬達 6.56TB/s。

JEDEC 協會並未提及 HBM4 記憶體直接整合至處理器，這或許是新記憶體最令人期待的部分。稍早 SK 海力士和台積電宣布合作開發 HBM4 基礎裸片，2024 年歐洲技術研討會，台積電確認以 12FFC+（12 奈米級）和 N5（5 奈米級）製程製造基礎裸片。

台積電 N5 製程整合更多邏輯和功能，連接間距範圍 9~6 微米，對片內整合至關重要。12FFC+ 製程源自台積電 16 奈米 FinFET，達成矽穿孔將記憶體與主處理器連接的基礎裸片。GPU 大廠輝達 (NVIDIA) 已宣佈，代號 Rubin 核心架構 AI 晶片將採 HBM4。

HBM4 主要用於滿足生成式 AI 和高性能計算需求，都需用到高效處理大型數據和複雜運算，將來幾乎不會在顯示卡等客戶應用看到 HBM4。

(首圖來源：台積電)