Wccftech 報導指出，Google 與 Meta 正與英特爾洽談在下一代自研 AI ASIC 中導入 EMIB 技術，其中 Google 已規劃於 2027 年的 TPU v9 採用 EMIB，Meta 的 MTIA 加速器亦在同步評估。
台積電目前以 CoWoS 主導 AI HPC 市場，尤其 CoWoS-L 已成為 NVIDIA Blackwell 以及下一代 Rubin 架構的主要封裝方案，使 CoWoS 長期被輝達大量占用。雲端企業普遍面臨排程受限、難以取得足夠封裝產能的狀況。
此外，隨著光罩尺寸持續放大，中介層的成本、尺寸上限與美國在地製造等問題愈加凸顯，促使 Google 與 Meta 開始尋求替代方案。
EMIB 與 CoWoS 的技術差在哪裡呢？
CoWoS 依賴大型矽中介層（Interposer）整合多顆晶片，能提供極高互連頻寬與最低延遲，但中介層製程複雜、成本高昂，且受光罩面積限制，封裝擴展性有限。
相較之下，英特爾 EMIB 採用「內嵌矽橋（Silicon Bridge）」直接連接晶片，無需大面積中介層，使封裝架構更簡化、良率更高，也能降低熱膨脹係數不匹配與封裝翹曲等風險。
值得注意的是，封裝尺寸與成本。EMIB-M 目前已可支援 6 倍光罩級封裝，2026–2027 年有望提升至 8～12 倍，遠超現階段 CoWoS 的擴展能力。由於省去中介層，EMIB 的封裝成本可大幅下降，對需要大面積封裝的 ASIC 客戶而言具高度吸引力。
但 EMIB 缺點為互連頻寬較低、訊號距離較長、延遲略高等限制，仍令部分廠商保持觀望。不過對 Google 與 Meta 這類雲端業者而言，大封裝尺寸、具成本競爭力的架構，以及美國本地化產能，反而成為更具決定性的考量，使 EMIB 成為值得布局的替代選項。
隨著 Google Gemini 3 反響熱烈，其 TPU 平台的能見度持續提升，也將帶動台灣供應鏈需求，包括晶片設計（創意）、PCB 與 CCL 材料、散熱模組與測試設備等皆有望受惠。整體來看，雲端業者的封裝策略正從單一依賴 CoWoS，逐步轉向 CoWoS 與 EMIB 併行的雙軌模式。
- Intel Rumored to Power Google’s Next-Gen TPUs With Its EMIB Packaging, as the Technology Gains Massive Attention Across the AI Industry
- [News] Meta Reportedly Weighs Google TPU Deployment in 2027, Boosting Broadcom, Taiwan’s GUC
（首圖來源：Intel）
科技新報粉絲團
加入好友
訂閱免費電子報
