隨著人工智慧（AI）算力需求的爆發式成長，全球 AI 晶片龍頭輝達（Nvidia）正準備再次推高全球 AI 記憶體供應鏈的技術極限。根據市場消息來源指出，輝達已正式向主要供應商發出需求，評估最早於 2026 年第四季交貨 16 層堆疊HBM的可行性。如此迫使三星電子（Samsung Electronics）、SK 海力士（SK hynix）與美光（Micron Technology）加速研發時程，更提前開啟了下一代 AI 晶片的核心零件爭奪戰。
根據韓國媒體報導，目前市場焦點仍集中在 12 層堆疊 HBM4 的供應商認證與量產準備上，預計 12 層堆疊的產品將於 2026 年初進入全面商業化階段。然而，輝達顯然不滿足於此，近期已經在詢問下一代產品的狀況。雖然，整個計畫尚未簽署正式合約，但已引發供應商內部的開發時程重新規劃，包括良率目標與初始產量設定的動盪。
部分供應商預計，相關的效能評估最快將於 2026 年第三季前展開。根據規格與時程的最終定案，這款 16 層堆疊的產品目前可能仍被歸類為 HBM4 世代，或者是 HBM4E 世代的範圍。韓國半導體工業協會執行副總裁、前 SK 海力士高層 Ahn Ki-hyun 指出，輝達對 GPU 的升級非常積極，這使得 HBM 也必須以相同的節奏前進。如果記憶體效能跟不上，即使是更高性能的 GPU 也會失去意義。
事實上，從 12 層堆疊推進到 16 層堆疊，其關鍵並非只是簡單的層數堆疊而已，而是半導體封裝技術的重大進步。Ahn Ki-hyun 強調，要從12 層堆疊到 16 層堆疊的轉換在技術上遠比 8 層堆疊到 12 層堆疊更為艱難，許多情況下必須更換整個製成技術。
以目前的規格來分析，從 12 層堆疊推進到 16 層堆疊，面臨的最大挑戰在於封裝高度與晶圓厚度上：
- 晶圓厚度縮減：為了在有限的空間內堆疊更多晶片，業界估計 16 層堆爺的 HBM 需要將晶圓厚度從目前 12 層堆爺設計的 50 微米，進一步壓縮至 30 微米左右。
- 封裝高度限制：全球半導體標準組織 JEDEC 將 HBM4 的封裝高度限制在 775 微米，這為傳統的堆疊方法留下的空間極其有限。
- 以上這些物理限制使得封裝鍵合（Bonding）技術成為競爭的核心。目前，三星與美光主要依賴熱壓鍵合（TCB）技術，而 SK 海力士則採用其領先業界的批量回流模製底填（MR-MUF）技術。
面對 16 層 HBM 的挑戰，各大記憶體巨頭採取了截然不同的技術路徑。在三星方面，當前已經考慮在 16 層堆疊的產品中導入「混合鍵合」（Hybrid Bonding）技術。分析認為，三星之所以選擇提前轉向混合鍵合，是因為其在目前的黏合劑技術競爭中難以趕上對手，希望藉此新技術實現彎道超車。近期，三星在輝達的 HBM4 系統封裝（SiP）測試中已獲得正面的回饋。
至於，SK 海力士方面，正在調節其發展節奏。雖然該公司也正在開發混合鍵合作為備案，但其戰略重點是盡可能延長其業界領先的 MR-MUF 技術的壽命。目前，SK 海力士已建立 HBM4 量產框架，並開始向輝達提供有償樣品。最後在美光部分，雖然在最新進展中較少被提及，但美光仍與三星同樣依賴 TCB 技術，並正努力在 16 層堆爺的競賽中保持競爭力。
報導強調，這場技術競賽的關鍵時間點將與輝達下一代 Rubin 架構 AI 晶片的發表連結，該產品預計於 2026 年下半年問世。據悉，每顆 Rubin 架構 AI 晶片將配備多達 8 個 HBM4 堆疊，這將極大的拉動對高層數 HBM 的需求。不過，儘管業界對 16 層堆疊的 HBM4 充滿期待，但短期內市場重心仍將穩固在 HBM3E。根據市場分析師估計，HBM3E 在 2026 年仍將占 HBM 總產量的 66%，雖然較2025年的 87% 有所下降，但依然是市場絕對的主流。
(首圖來源：shutterstock)
科技新報粉絲團
加入好友
訂閱免費電子報
