輝達下修 Rubin Ultra 規格、Google 2 奈米 TPU 考慮英特爾？大摩一次解答市場疑惑

美系外資摩根士丹利（大摩）釋出最新外資報告指出，針對市場近期關心的幾項議題進行回答，包括 Rubin Ultra 會以幾顆封裝，以及 Google 2 奈米 TPU 會採用英特爾 EMIB-T 還是台積電 CoWoS-L 等。

首先針對輝達 Rubin Ultra 究竟是每個封裝採用兩顆還是四顆 die？大摩認為，目前設計仍未定案，而兩顆和四顆的設計可能會帶來散熱設計上的差異，而伺服器機架的 GPU 密度也會影響 CPO 在跨機架擴展中的採用程度。此外，核心仍取決於 CoWoS-L 能否以成本效益支援 9-reticle設計，該設計包含四顆運算 die、兩顆 I/O die，以及 8–10 顆H BM。因為整體半導體含量相近，對使用台積電晶圓產能或對日月光、京元電封測需求的假設並不會產生任何實質改變。

至於 Google 2 奈米 TPU 在 9 reticle設計下，會採用英特爾 EMIB-T 還是台積電 CoWoS-L？大摩認為核心問題仍在於「CoWoS-L 能否以具成本效益的方式支援 9 reticle 晶片設計」，但以大型晶片來說，CoWoS 仍是最優解，台積電的路線圖已經規畫到 2027 年支援 9 reticle，因此技術上是可行的，成本應該也會相當合理。

在效能與可靠度部分，大摩也認為 CoWoS 會優於英特爾EMIB-T，但台積電仍需解決中介層（interposer）翹曲等相關問題。

第三個問題是針對博通與 Google 合作公告，對聯發科 TPU 是否有影響？大摩表示，維持對 3 奈米 TPU 的正向看法。根據供應鏈調查，該專案仍按計畫推進，預計 2026 年下半年進入量產，並對聯發科 2027 年 ABF 載板供應轉趨樂觀，維持聯發科「優於大盤」評級。

最後是針對三星 HBM 問題，大摩表示，三星未來 HBM 基礎晶片（base die）也將轉為台積電 3 奈米，因為 HBM4e / HBM5 的基礎晶片需要高度客製化與 IP 支援，而台積電 3 奈米將在 2028 年成為全球 HBM 基礎晶片的重要製程。目前台積電也將 4/5 奈米產能轉換至 3 奈米，主要位於 Fab 18 第三期產線。