摩根士丹利（Morgan Stanley）最新報告，Google 正在開發代號「Frozen V2」的新 TPU（張量處理單元），目標是專為 Gemini 模型量身打造，嘗試將原需額外封裝支援的部分，直接整合至晶片。設計包括將 SRAM 直接硬寫入矽晶片，降低台積電 CoWoS 等先進封裝方案依賴度，甚至朝「無需封裝」邁進。
報告指出，Google 仍在評估製程與合作夥伴，Marvell 被點名可能是潛在選項之一，但尚未獲得官方確認。市場之前傳出，Google 與 TPU 設計夥伴聯發科可能採英特爾 EMIB-T 封裝；但這次規劃，Google 顯然展現更多野心，試圖將記憶體與運算單元之間的距離縮減至最短，直接在晶片內完成整合。
Morgan Stanley believes Google’s “Frozen v2″ chip, designed to run Gemini models more efficiently, will be using on-chip SRAM, eliminating the need for CoWoS packaging. Limited production beginning in 2027 and a broader ramp in 2028. According to industry checks, Marvell $MRVL is… pic.twitter.com/rncq4yJblq
— P Equity Research 📰 (@pequityresearch) July 27, 2026
摩根士丹利預估，Frozen V2 可能明年進入早期量產階段，並 2028 年擴大出貨。這項說法也與業界觀察相符：這顆晶片被視為 Google 為 Gemini 打造的專用工具，核心目標並非對外銷售，而是透過提升推理與服務效率，降低成本並增加每瓦可處理的 Token 數量。
- Google’s ‘Frozen V2’ TPU hardwires SRAM onto silicon, ditching TSMC’s CoWoS packaging for Gemini
- Vertical Integration Wave Reshapes AI Frontier as Safety Concerns Mount
（首圖來源：Magnific）
科技新報粉絲團
加入好友
訂閱免費電子報
