西門子 EDA 推兩大全新解方，助簡化 3D IC 設計與分析流程

西門子數位工業軟體日前為電子設計自動化（EDA）產品組合推出兩款全新解決方案，協助半導體設計團隊應對 2.5D 與 3D 積體電路（IC）設計及製造過程中的複雜挑戰。

西門子全新的 Innovator3D IC™ 解決方案套件可協助 IC 設計人員高效進行異質整合式 2.5D/3D-IC 設計的開發、仿真與管理。此外，新款 Calibre 3DStress 軟體利用先進的熱機械分析來辨識應力在電晶體層級（transistor level）造成的電性影響。搭配應用兩款解決方案可顯著降低下一代 2.5D/3D IC 複雜的設計風險，並提高設計品質、良率與可靠性。

西門子數位工業軟體西門子 EDA 執行長 Mike Ellow 表示，透過結合由 Calibre 3DStress 以及 Innovator3D IC 解決方案套件驅動的應力感知多物理分析解決方案，將協助客戶克服 3D IC 設計帶來的複雜性和風險。這些功能可協助客戶有效消除傳統上影響設計週期的設計複雜性障礙，提升生產力並達成嚴格的設計時程要求。

全新的 Innovator3D IC 解決方案套件為異質設計的規劃和整合、基板/中介層實作、介面協定分析合規性，以及設計和 IP 的資料管理提供快速、可預測的路徑。該套件基於融合 AI 的使用者體驗，具備廣泛多執行緒與多核心功能，可為逾 500 萬引腳的設計提供最佳容量與效能。

此外，隨著 2.5D/3D IC 架構的晶片日益超薄化且封裝製程溫度不斷升高，IC 設計人員發現，在晶粒研發時驗證與測試合格的設計，再經封裝回流後往往不再符合規格。對此，西門子推出 Calibre 3DStress，支援在 3D IC 封裝場景下，對熱機械應力與翹曲變形進行精準的晶體管級分析、驗證及除錯，協助設計人員在開發週期早期評估晶片與封裝間的交互作用對設計功能的影響，不僅可預防未來故障，還能優化設計以提升效能與耐用性。

Calibre 3DStress 助攻 3D IC 設計可靠性

繼 2024 年推出 Calibre 3D Thermal 後，Calibre 3DStress 進一步擴充多物理解決方案，顯著降低熱機械影響，並在設計流程早期揭示設計與電性行為的可見性。不同於封裝級應力分析工具，Calibre 3DStress 的獨特之處在於可檢測晶體管級應力，驗證封裝工藝與產品功能是否會損害電路效能。

Calibre 3DStress 是西門子 3D IC 多物理軟體產品組合的重要一環，亦是其 IC 數位孿生與半導體開發工作流程的基礎核心。它提供業界標準的 Calibre 物理驗證功能，與原生且高度先進的結構求解器（mechanical solver）的創新組合，以評估 IC 結構和材料中的應力。

意法半導體（STMicroelectronics）APMS 中央研發資深總監 Sandro Dalle Feste 指出，西門子 EDA 的 Calibre 3DStress 工具可綜合分析 3D IC 架構相關的零組件、材料和製程的複雜性，並能實現精準的 IP 級應力分析。透過該工具，意法半導體得以實踐早期設計規劃與簽核（sign-off）流程，並精準模擬 3D IC 封裝內 IP 級應力導致的潛在電性故障情境，幫助提升可靠性與品質，同時縮短上市時程，創造了意法半導體與客戶的雙贏局面。

（首圖來源：AI）