西門子數位工業軟體日前為電子設計自動化（EDA）產品組合推出兩款全新解決方案，協助半導體設計團隊應對 2.5D 與 3D 積體電路（IC）設計及製造過程中的複雜挑戰。 繼續閱讀..
西門子 EDA 推兩大全新解方，助簡化 3D IC 設計與分析流程 |
作者
林 妤柔|發布日期
2025 年 07 月 08 日 12:03 |
|
Tag Archives: 3D IC
3D-IC/Chiplet 技術論壇首登場！Cadence 偕生態夥伴迎接新半導體典範轉移 |
|
作者
TechNews|發布日期
2025 年 03 月 24 日 9:00 |
|
隨著 AI/HPC 高效能晶片需求的快速成長，當前半導體產業的設計思維也開始從單晶片轉向多晶片平行運算，一時之間，3D-IC/Chiplet 技術成為突破傳統設計瓶頸、加速創新與縮短上市時間的關鍵。身為 EDA 領導者的 Cadence 首度舉辦 3D-IC/Chiplet 技術論壇，邀請生態系統夥伴與業界專家，共同探討 3D-IC/Chiplet 設計的最新發展趨勢、關鍵技術挑戰與市場成長契機。 繼續閱讀..
兼顧智慧與效率，Cadence 開創多物理場模擬新時代 |
|
作者
TechNews|發布日期
2024 年 05 月 29 日 14:35 |
|
人工智慧（AI）浪潮席捲全世界，市場對訓練 AI 模型所需系統的運算能力、記憶體頻寬與連線速度要求越來越高，再加上對能源使用效率與可擴展性的考量，讓設計工程師面臨艱鉅挑戰；幸好在此同時，AI 與電子設計工具的結合為他們的任務帶來莫大助力。 繼續閱讀..
藉人工智慧解決 3D IC 開發問題，Ansys 完整解決方案滿足需求 |
|
作者
Atkinson|發布日期
2024 年 04 月 09 日 13:45 |
|
EDA 大廠 Ansys 資深技術經理吳俊昆強調，由於更為複雜的產品和更短的上市時間，提高生產效率而不犧牲精準度的工程軟體解決方案的需求大幅成長，使得當今的公司已經沒有時間等待和思考。透過將先進的生成式人工智慧與模擬融入設計流程，用戶可以重新定義現有流程並從中獲取更多價值，以滿足動態市場的需求。Ansys 最新的人工智慧解決方案能高速運行，可加快研究與開發、縮短產品開發週期，並透過提供廣闊的設計探索機會來促進人類創造力。
Cadence 聯手台積電加速 3D IC 創新設計，滿足 HPC、汽車應用 |
|
作者
侯 冠州|發布日期
2021 年 11 月 09 日 9:11 |
|
EDA 設計業者益華（Cadence）近日宣布，攜手台積電加速 3D-IC 多晶片設計創新。Cadence 旗下的 3D-IC 平台「Cadence Integrity」可支援台積電 3DFabric 技術（包括 InFO、CoWoS、TSMC-SoIC等）；加上 Cadence Tempus時序簽核解決方案支援新的堆疊靜態時序分析（STA）簽核方法，進而縮短設計周轉時間，得以讓客戶創建更具競爭力的超大規模運算、車用等 3D SoC。
半導體進入新競爭時代 台積電Great Alliance抵擋三星/英特爾來襲 |
|
作者
Sanada Yukimura|發布日期
2013 年 10 月 04 日 9:33 |
|
晶圓代工龍頭台積電(TSMC)首度開放媒體參觀南科F14超大晶圓廠，展現對抗英特爾(INTEL)與三星(SAMSUNG)兩大來勢洶洶競爭對手的意味濃厚，根據研調機構拓墣的分析，在20奈米之後，IC廠已經無法再依靠製程的微縮達到降低成本的需求，先進製程成本的投入也已設下後進者的進入門檻，意味著能玩得起的廠商越來越少，半導體迎接新競爭時代。
台積電與開放創新平台設計生態環境夥伴聯手推出16FinFET及3D積體電路參考流程 |
|
作者
Sanada Yukimura|發布日期
2013 年 09 月 17 日 20:59 |
|
