加快 3D IC 成主流應用，西門子全新可測試性設計方案亮相

為加快和簡化基於 2.5D 和 3D 架構的新一代積體電路（IC）關鍵可測試性設計（DFT），西門子數位化工業軟體宣布推出 Tessent Multi-die 軟體解決方案，將測試時間縮短 4 倍，以簡化複雜多晶粒設計的 DFT 週期，促進 3D IC 成為主流應用。

隨著市場對於更小巧、更節能和更高效能的 IC 需求日益提升，IC 設計界也面臨著嚴苛挑戰。下一代元件正傾向於採用複雜的 2.5D 和 3D 架構，以垂直（3D IC）或並排（2.5D）方式連接多個晶粒，使其能夠做為單一元件運作。但是，這種做法為晶片測試帶來巨大的挑戰，因為大部分傳統的測試方法都是基於常規的 2D 流程。

為了解決這些挑戰，西門子發表全面 DFT 自動化解決方案 Tessent Multi-die，可應用於與 2.5D 及 3D IC 設計相關複雜度 DFT 任務。這款全新解決方案能夠與西門子 Tessent TestKompress Streaming Scan Network 軟體和 Tessent IJTAG 軟體搭配使用，以最佳化每個區塊的 DFT 測試資源，而無須擔心對於其他設計造成影響，進而簡化了 2.5D 及 3D IC的 DFT 任務。

不僅如此，除支援 2.5D 及 3D IC 設計的全面測試之外，該解決方案還可以產生 die-to-die 間的連線測試向量，並使用邊界掃描描述語言（BSDL）執行封裝層級測試；同時還能利用西門子 Tessent TestKompress Streaming Scan Network 軟體的封包資料遞送能力，支援彈性平行埠（FPP）技術的整合。

西門子數位化工業軟體副總裁兼 Tessent 業務單位總經理 Ankur Gupta 表示，在 2.5D 和 3D 元件中採用高密度封裝晶粒的設計需求正快速增長，IC 設計公司也面臨著急劇加增的 IC 測試複雜難度。透過最新的 Tessent Multi-die 解決方案，能大幅減少 DFT 工作量，降低當前製造測試成本。

（首圖來源：pxiabay）