
EDA 設計業者益華(Cadence)近日宣布,攜手台積電加速 3D-IC 多晶片設計創新。Cadence 旗下的 3D-IC 平台「Cadence Integrity」可支援台積電 3DFabric 技術(包括 InFO、CoWoS、TSMC-SoIC等);加上 Cadence Tempus時序簽核解決方案支援新的堆疊靜態時序分析(STA)簽核方法,進而縮短設計周轉時間,得以讓客戶創建更具競爭力的超大規模運算、車用等 3D SoC。
Cadence 聯手台積電加速 3D IC 創新設計,滿足 HPC、汽車應用 |
作者
侯 冠州 |
發布日期
2021 年 11 月 09 日 9:11 |
分類
5G
, IC 設計
, 晶圓
| edit
![]() ![]() ![]() ![]()
Loading...
Now Translating...
|
EDA 設計業者益華(Cadence)近日宣布,攜手台積電加速 3D-IC 多晶片設計創新。Cadence 旗下的 3D-IC 平台「Cadence Integrity」可支援台積電 3DFabric 技術(包括 InFO、CoWoS、TSMC-SoIC等);加上 Cadence Tempus時序簽核解決方案支援新的堆疊靜態時序分析(STA)簽核方法,進而縮短設計周轉時間,得以讓客戶創建更具競爭力的超大規模運算、車用等 3D SoC。
文章看完覺得有幫助,何不給我們一個鼓勵