Tag Archives: Cadence

先進封裝市場成顯學,聯電攜手供應鏈夥伴啟動 W2W 3D IC 專案

作者 |發布日期 2023 年 10 月 31 日 15:20 | 分類 半導體 , 封裝測試

晶圓代工大廠聯電宣布,已與合作夥伴華邦電子、智原科技、日月光半導體和 Cadence成 立晶圓對晶圓 (wafer-to-wafer,W2W)  3D IC 專案,協助客戶加速 3D 封裝產品的生產。此項合作案是利用矽堆疊技術,整合記憶體及處理器,提供一站式的堆疊封裝平台,以因應 AI 從雲端運算延伸到邊緣運算趨勢下,對元件層面高效運算不斷增加的需求。

繼續閱讀..

EDA 大廠 Cadence 本季財測不如預期,盤後下跌近 4%

作者 |發布日期 2023 年 10 月 24 日 9:07 | 分類 半導體 , 財報 , 財經

美國電子設計自動化(EDA)工具與半導體 IP 領先供應商益華電腦(Cadence Design Systems, Inc.)於美股週一(10 月 23 日)盤後公布 2023 年第三季(截至 2023 年 9 月 30 日為止)財報:營收年增 13.3% 至 10.23 億美元,非一般公認會計原則(Non-GAAP)每股稀釋盈餘年增 18.9% 至 1.26 美元。

繼續閱讀..

Cadence 致力建構更完整、智慧化的多物理系統分析產品陣容

作者 |發布日期 2023 年 09 月 19 日 9:00 | 分類 晶片

電子設計自動化(EDA)工具供應商益華電腦(Cadence Design System)年度使用者大會 Cadence Live 在 8 月底於竹北盛大舉行,Cadence 台灣區總經理宋栢安在開場致詞中表示,從生命科學、自動駕駛、機器人、5G/6G 高速無線通訊與衛星通訊、高性能運算到量子電腦,以往只在科幻小說中出現、曾經我們以為不可能的事物,如今已經在現實生活成為可能,甚至已經邁入商業化量產;這一切都是由日新月異的半導體科技所促成,EDA 工具則是其中關鍵。因此,EDA 中的「E」如今還具備「Essential」的意義,扮演實現各種複雜設計不可或缺的助力。
繼續閱讀..

AI 為十年一遇成長動能!Cadence AI EDA 工具、3D IC 方案克服挑戰

作者 |發布日期 2023 年 08 月 31 日 18:35 | 分類 AI 人工智慧 , IC 設計 , 軟體、系統

Cadence 今(31 日)舉辦 Cadence LIVE Taiwan 2023 使用者年度大會,Cadence 資深副總裁暨數位與簽核事業群總經理滕晉慶在主題演講中指出,AI 晶片設計是下一波成長動能,不管 AI 伺服器、AI 基礎設施都需要台灣半導體供應鏈資源,是十年一遇的成長動能,能否以更智慧、更有效的方式分析新型態數據,是相當重要的問題。 繼續閱讀..

Cadence 歡慶 35 周年,以全流程智慧系統設計自動化解決方案,加速提升台灣產業下世代產品的開發效率與設計需求

作者 |發布日期 2023 年 05 月 11 日 16:59 | 分類 市場動態

全球電子設計創新領導廠商益華電腦(Cadence Design Systems, Inc.)歡慶成立 35 周年,宣布擴大在台研發投資,並與經濟部技術處合作推動「全流程智慧系統設計實現自動化暨 AI 產品研發夥伴計畫」,於新竹成立研發中心,強化產官學研合作,以「半導體上下游整合設計自動化」為核心研發能量,提供業界唯一整合晶片-封裝-系統設計之全流程研發工具平台,並導入 AI 技術於設計輔助,連結台灣半導體產業上下游,掌握電子產品自主性及開發效率,推升台灣國際競爭力。 繼續閱讀..

EDA 廠 Cadence 財報讚、本季財測遜,盤後大跌 5%

作者 |發布日期 2023 年 04 月 25 日 8:52 | 分類 半導體 , 材料、設備 , 財報

美國電子設計自動化(EDA)工具與半導體 IP 領先供應商益華電腦(Cadence Design Systems, Inc.)於美股週一(4 月 24 日)盤後公布 2023 年第一季(截至 2023 年 3 月 31 日為止)財報:營收年增 13.3% 至 10.22 億美元,非一般公認會計原則(Non-GAAP)每股稀釋盈餘年增 10.3% 至 1.29 美元。

繼續閱讀..

力推 Certus 設計收斂方案!Cadence 立足運算軟體、邁向系統優化

作者 |發布日期 2022 年 12 月 14 日 10:00 | 分類 IC 設計 , 晶片

在超大規模運算、5G、IoT、智慧汽車等新興應用的帶動下,大尺寸晶片的設計日趨複雜,讓完全手動的全晶片收斂流程變得更加冗長繁瑣,設計人員動輒需要耗費數月之久才能完成。有鑑於此,電子設計創新廠商益華電腦(Cadence)宣布推出全新 Certus 設計收斂解決方案(Closure Solution),支援全自動化環境、大規模平行/分散式架構、無限容量的設計優化與簽核,有效降低產品開發設計瓶頸、複雜性與功耗,進而帶給設計團隊一夜完成設計收斂並提升 10 倍生產力的最佳體驗。 繼續閱讀..

益華數位、客製/類比設計流程獲台積電 N4P 與 N3E 製程認證

作者 |發布日期 2022 年 11 月 03 日 10:12 | 分類 IC 設計 , 半導體 , 晶圓

電子設計業者益華電腦(Cadence)今日宣布,數位與客製/類比設計流程通過台積電 N4P 與 N3E 製程認證,支援最新設計規則手冊(DRM)與 FINFLEX 技術;雙方共同客戶已經開始使用最新的台積電製程技術和經過認證的 Cadence 流程來實現更佳的功率、效能和面積(PPA)目標,加速產品上市。

繼續閱讀..

聯電攜手 Cadence 針對 22 奈米類比與混合訊號設計完成認證

作者 |發布日期 2022 年 08 月 24 日 14:50 | 分類 IC 設計 , 半導體 , 晶圓

晶圓代工大廠聯電與 EDA 大廠 Cadence 共同宣布,Cadence 的類比與混合訊號 (Analog/Mixed Signal,AMS) 晶片設計流程獲得聯電 22 奈米超低功耗 (22ULP) 與 22 奈米超低漏電 (22ULL) 製程認證,此流程可優化製程效率、縮短設計時間,加速 5G、物聯網和顯示等應用設計開發,滿足日漸增高的市場需求。

繼續閱讀..

「溝通」與「彈性」,Cadence 發掘打造高效、創新團隊方程式!

作者 |發布日期 2022 年 07 月 25 日 9:00 | 分類 IC 設計 , 人力資源 , 晶片

過去兩年的疫情,不僅迫使人們重新思考工作與自身的定位,工作場域與模式的轉變也大大地考驗著企業如何快速應變。在逐步邁向原軌道的同時,連續八年再度獲選財星百大最佳職場(Fortune 100 Best Companies to Work For)的 Cadence 帶我們一探究竟,如何持續為員工提供優秀的工作場所與體驗?甚至從中出發掘高效與創新的關鍵?
繼續閱讀..

中國開綠燈華大九天深圳上市,2030 年要登上全球 EDA 軟體龍頭

作者 |發布日期 2022 年 06 月 27 日 11:40 | 分類 中國觀察 , 材料、設備 , 軟體、系統

近年美中衝突下,中國半導體產業屢受美國政府限制。為扶植中國本體半導體製造業發展,中國政府透過各種方式支援各類型半導體相關公司,仍是歐美大廠壟斷的自動化設計軟體 (EDA) 就是中國急於突破的關鍵。被寄予厚望的中國 EDA 軟體企業華大九天 (Empyrean Technology) 日前在證券監管機構批准下,將在深圳上市。

繼續閱讀..

從 Cadence 看企業如何培育人才與推動創新,以因應半導體產業發展?

作者 |發布日期 2022 年 04 月 28 日 9:00 | 分類 IC 設計 , 人力資源 , 晶片

「培育人才,並讓團隊做有意義的工作。」談起競爭激烈的半導體產業與如何吸引與留住頂尖人才等議題時,Cadence 全球副總裁、亞太及日本區總裁石豐瑜是這樣破題。Cadence 作為半導體的上游,提供晶片設計所需的軟體、硬體和 IP ,讓使用者透過這些工具實現創新的晶片和系統開發,協助電子設計從概念走向應用實現。 繼續閱讀..