Tag Archives: Cadence

Cadence 聯手台積電加速 3D IC 創新設計,滿足 HPC、汽車應用

作者 |發布日期 2021 年 11 月 09 日 9:11 | 分類 5G , IC 設計 , 晶圓

EDA 設計業者益華(Cadence)近日宣布,攜手台積電加速 3D-IC 多晶片設計創新。Cadence 旗下的 3D-IC 平台「Cadence Integrity」可支援台積電 3DFabric 技術(包括 InFO、CoWoS、TSMC-SoIC等);加上 Cadence Tempus時序簽核解決方案支援新的堆疊靜態時序分析(STA)簽核方法,進而縮短設計周轉時間,得以讓客戶創建更具競爭力的超大規模運算、車用等 3D SoC。

繼續閱讀..

Cadence 推出以機器學習為基礎的革命性產品 Cerebrus,提供無與倫比的生產力和品質、擴大數位設計領導地位

作者 |發布日期 2021 年 07 月 27 日 14:00 | 分類 5G , AI 人工智慧 , IC 設計

全球電子設計創新領導廠商 Cadence Design Systems, Inc.(益華電腦)今天宣布推出 Cadence Cerebrus 智慧晶片設計工具(Cadence®  Cerebrus™ Intelligent Chip Explorer),這是一款以機器學習為技術基礎所開發的新型工具,可實現數位晶片設計自動化和規模化,讓客戶能夠更快速地達到客製化晶片設計的目標。相較於人工操作方式,Cerebrus 和 Cadence 暫存器傳輸級到簽核流程(RTL-to-signoff)的結合,使高階晶片設計人員、電腦輔助設計團隊和矽智財開發者,能提高多達 10 倍的工程生產力,以及優化高達 20% 的功耗、效能與面積(PPA)。 繼續閱讀..

拓墣觀點》現行 AiP 封裝發展趨勢

作者 |發布日期 2021 年 06 月 16 日 7:30 | 分類 5G , IC 設計 , PCB

隨著 5G 通訊毫米波需求提升,AiP 封裝技術也逐漸因應而生,然考量使用場域體積和功耗不同,目前逐步區分為天線數目較少並用於智慧型手機 AiP 封裝,以及天線數較多且操作車用和基地台等 AiM 系統應用;此外,關於支撐射頻晶片與天線的載板材質,由於需思考在訊號傳輸過程中的能量蓄積與損耗情形問題,故目前主力產品皆選用低 Df 與 Dk 值的 LCP 為相關材料。 繼續閱讀..

美國限制中國半導體技術,議員提案 EDA 銷售中國需許可

作者 |發布日期 2021 年 04 月 16 日 13:45 | 分類 IC 設計 , 國際貿易 , 軟體、系統

美國拜登政府宣布禁售令制裁 7 家協助中國軍方發展超級電腦的中國企業與單位後,隨即傳出拜登政府正考慮除了極紫外光曝光機(EUV),還要把用於晶片成熟製程的浸潤式 ArF 深紫外光曝光機(DUV)也列入禁售產品名單。16 日外媒報導,美國國會議員致函,要求美國政府將電子設計自動化軟體(EDA)也列入禁售產品清單,限縮中國先進晶片設計生產。

繼續閱讀..

EDA 大廠 Cadence 財報財測讚,捐 500 萬美元促進 AI 研究

作者 |發布日期 2021 年 02 月 23 日 15:30 | 分類 財報 , 財經 , 軟體、系統

美國電子設計自動化(Electronic Design Automation, EDA)工具與半導體 IP 領先供應商益華電腦(Cadence Design Systems, Inc.)於美股 22 日盤後公布 2020 年第 4 季(截至 2021 年 1 月 2 日)財報:營收年增 26.7% 至 7.6 億美元,非一般公認會計原則(Non-GAAP)每股稀釋盈餘年增 53.7% 至 0.83 美元。 繼續閱讀..

華為避過海思繞道用別家 IC 設計廠?中國政府大買 EDA 軟體

作者 |發布日期 2020 年 06 月 10 日 9:20 | 分類 國際貿易 , 晶片 , 零組件

美國商務部 5 月 15 日進一步封殺華為,禁止企業以內含美國軟體及技術的設備為華為代工晶片。不過,美國電子設計自動化(EDA)軟體商 Synopsys、Cadence Design Systems 盈餘成長並無減緩跡象,中國地方政府大肆採購,似乎彌補了損失的華為訂單。 繼續閱讀..

EDA 大廠 Cadence 升財測,估年底前實體清單不會更動

作者 |發布日期 2019 年 10 月 22 日 14:15 | 分類 財報 , 財經

美國電子設計自動化(Electronic Design Automation,EDA)工具與半導體 IP 領先供應商益華電腦(Cadence Design Systems, Inc.)於美股 21 日盤後公布 2019 年第 3 季(截至 2019 年 9 月 28 日)財報:營收年增 9.0% 至 5.80 億美元;非一般公認會計原則(Non-GAAP)每股稀釋盈餘年增 10.2% 至 0.54 美元。 繼續閱讀..

推動半導體技術創新,台積電攜手微軟、Cadence 啟動前瞻布局大賽

作者 |發布日期 2019 年 09 月 10 日 18:15 | 分類 Microsoft , 科技教育 , 雲端

晶圓代工龍頭台積電 10 日宣布台積電首屆「前瞻布局大賽」開跑,預計廣邀超過 300 名國內大學及研究所的年輕學子參與競賽,共計設立超過 20 個獎項,總獎金高達新台幣 60 萬元,不僅進入決賽的隊伍人人有獎,冠軍更可獨得新台幣 20 萬元。

繼續閱讀..

台積電擴大開放創新平台雲端聯盟,5 奈米測試晶片 4 小時完成驗證

作者 |發布日期 2019 年 04 月 26 日 18:00 | 分類 晶圓 , 晶片 , 處理器

晶圓代工龍頭台積電 26 日宣布,擴大開放創新平台(Open Innovation Platform,OIP)雲端聯盟,其中明導國際(Mentor)加入包括創始成員亞馬遜雲端服務(AWS)、益華國際電腦科技(Cadence)、微軟 Azure(Microsoft Azure)以及新思科技(Synopsys)等企業的行列,成為聯盟生力軍,拓展了台積電開放創新平台生態系統的規模,並可以運用嶄新的雲端就緒設計解決方案來協助客戶採用台積電的製程技術釋放創新。

繼續閱讀..

Cadence 與台積電合作加速 5 奈米 FinFET 創新,並推動新一代 SoC 製造設計

作者 |發布日期 2019 年 04 月 25 日 11:00 | 分類 市場動態 , 晶片 , 零組件

全球電子設計創新廠商益華電腦(Cadence Design Systems, Inc.)宣布已與台積電合作,實現顧客在行動高效能運算(HPC)、5G 和人工智慧(AI)應用領域的新一代系統單晶片(SoC)設計上的台積電 5 奈米 FinFET 製程技術製造交付。 繼續閱讀..

Cadence Clarity 3D Solver 問世,搶攻系統分析與設計市場

作者 |發布日期 2019 年 04 月 11 日 15:14 | 分類 伺服器 , 晶片 , 雲端

如今系統分析與設計市場正快速成長,全球電子設計領導廠商益華電腦(Cadence Design Systems, Inc.)推出 Cadence® Clarity 3D 求解器(Solver)搶占灘頭。相較於傳統現場求解器技術,Clarity 3D 求解器模擬速度提升多達 10 倍,處理容量無限,且具備黃金標準精度。運用最新分散式多進程技術,有效解決在晶片、封裝、PCB、連接器和纜線上規劃複雜 3D 結構設計時所面臨的電磁 (EM)問題──以桌機、高性能運算(HPC)或雲端運算資源協助工程人員進行真正的 3D 分析。

繼續閱讀..

台積電證實 5 奈米製程進入試產,並與合作夥伴推完整設計架構

作者 |發布日期 2019 年 04 月 03 日 21:30 | 分類 AI 人工智慧 , 晶圓 , 晶片

晶圓代工龍頭台積電 3 日宣布,在開放創新平台 (Open Innovation Platform,OIP) 之下推出 5 奈米設計架構的完整版本,協助客戶實現支援下一世代先進行動及高效能運算應用產品的 5 奈米系統單晶片設計,目標鎖定具有高成長性的 5G 與人工智慧市場。

繼續閱讀..