外媒 Protocol 報導,美國拜登政府幾個月來一直在考慮新禁令,已命令美國商務部發布新規則,就是阻止晶片設計軟體(EDA 軟體)出口。
美國擴大 EDA 軟體出口,限制 GAA 晶片用技術 EDA 出口中國 |
作者 Atkinson|發布日期 2022 年 08 月 03 日 16:40 | 分類 IC 設計 , 半導體 , 晶片 |
「溝通」與「彈性」,Cadence 發掘打造高效、創新團隊方程式! |
作者 TechNews|發布日期 2022 年 07 月 25 日 9:00 | 分類 IC 設計 , 人力資源 , 晶片 | edit |
過去兩年的疫情,不僅迫使人們重新思考工作與自身的定位,工作場域與模式的轉變也大大地考驗著企業如何快速應變。在逐步邁向原軌道的同時,連續八年再度獲選財星百大最佳職場(Fortune 100 Best Companies to Work For)的 Cadence 帶我們一探究竟,如何持續為員工提供優秀的工作場所與體驗?甚至從中出發掘高效與創新的關鍵?
繼續閱讀..
益華聯手達梭系統,加速機電虛擬雙生體驗 |
作者 侯 冠州|發布日期 2022 年 02 月 23 日 12:32 | 分類 IC 設計 , 晶片 , 會員專區 | edit |
益華電腦(Cadence)和達梭系統(Dassault Systèmes)今天宣布建立策略合作夥伴關係。此一合作將達梭系統的 3D EXPERIENCE 平台與 Cadence Allegro 平台,結合在一個整合解決方案中,使公司能夠掌握複雜互聯電子系統中的跨專業建模、模擬、以及優化。藉由這種新的跨專業解決方案,為複雜的電子系統加速端到端系統開發流程,同時優化其設計以提高效能、可靠性、可製造性、供應鏈韌性、合規性和成本考量。
Cadence 聯手台積電加速 3D IC 創新設計,滿足 HPC、汽車應用 |
作者 侯 冠州|發布日期 2021 年 11 月 09 日 9:11 | 分類 5G , IC 設計 , 晶圓 | edit |
EDA 設計業者益華(Cadence)近日宣布,攜手台積電加速 3D-IC 多晶片設計創新。Cadence 旗下的 3D-IC 平台「Cadence Integrity」可支援台積電 3DFabric 技術(包括 InFO、CoWoS、TSMC-SoIC等);加上 Cadence Tempus時序簽核解決方案支援新的堆疊靜態時序分析(STA)簽核方法,進而縮短設計周轉時間,得以讓客戶創建更具競爭力的超大規模運算、車用等 3D SoC。
Cadence 推出以機器學習為基礎的革命性產品 Cerebrus,提供無與倫比的生產力和品質、擴大數位設計領導地位 |
作者 TechNews|發布日期 2021 年 07 月 27 日 14:00 | 分類 5G , AI 人工智慧 , IC 設計 | edit |
全球電子設計創新領導廠商 Cadence Design Systems, Inc.(益華電腦)今天宣布推出 Cadence Cerebrus 智慧晶片設計工具(Cadence® Cerebrus™ Intelligent Chip Explorer),這是一款以機器學習為技術基礎所開發的新型工具,可實現數位晶片設計自動化和規模化,讓客戶能夠更快速地達到客製化晶片設計的目標。相較於人工操作方式,Cerebrus 和 Cadence 暫存器傳輸級到簽核流程(RTL-to-signoff)的結合,使高階晶片設計人員、電腦輔助設計團隊和矽智財開發者,能提高多達 10 倍的工程生產力,以及優化高達 20% 的功耗、效能與面積(PPA)。 繼續閱讀..