美國商務部 5 月 15 日進一步封殺華為，禁止企業以內含美國軟體及技術的設備為華為代工晶片。不過，美國電子設計自動化（EDA）軟體商 Synopsys、Cadence Design Systems 盈餘成長並無減緩跡象，中國地方政府大肆採購，似乎彌補了損失的華為訂單。 繼續閱讀..
Tag Archives: Cadence
Cadence 與博通擴大在 5nm 及 7nm 的合作 |
作者
陳 瑞霖|發布日期
2020 年 01 月 16 日 17:40 |
|
在半導體業界重要的 EDA 工具廠，Cadence 今日公布與半導體晶片廠博通合作，針對下一代網通、寬頻、企業儲存、無線及工業應用，擴大其與博通公司的合作到 5nm 製程。 繼續閱讀..
EDA 大廠 Cadence 升財測，估年底前實體清單不會更動 |
|
作者
MoneyDJ|發布日期
2019 年 10 月 22 日 14:15 |
|
美國電子設計自動化（Electronic Design Automation，EDA）工具與半導體 IP 領先供應商益華電腦（Cadence Design Systems, Inc.）於美股 21 日盤後公布 2019 年第 3 季（截至 2019 年 9 月 28 日）財報：營收年增 9.0% 至 5.80 億美元；非一般公認會計原則（Non-GAAP）每股稀釋盈餘年增 10.2% 至 0.54 美元。 繼續閱讀..
台積電擴大開放創新平台雲端聯盟，5 奈米測試晶片 4 小時完成驗證 |
|
作者
Atkinson|發布日期
2019 年 04 月 26 日 18:00 |
|
晶圓代工龍頭台積電 26 日宣布，擴大開放創新平台（Open Innovation Platform，OIP）雲端聯盟，其中明導國際（Mentor）加入包括創始成員亞馬遜雲端服務（AWS）、益華國際電腦科技（Cadence）、微軟 Azure（Microsoft Azure）以及新思科技（Synopsys）等企業的行列，成為聯盟生力軍，拓展了台積電開放創新平台生態系統的規模，並可以運用嶄新的雲端就緒設計解決方案來協助客戶採用台積電的製程技術釋放創新。
Cadence Clarity 3D Solver 問世，搶攻系統分析與設計市場 |
|
作者
TechNews|發布日期
2019 年 04 月 11 日 15:14 |
|
如今系統分析與設計市場正快速成長，全球電子設計領導廠商益華電腦（Cadence Design Systems, Inc.）推出 Cadence® Clarity™ 3D 求解器（Solver）搶占灘頭。相較於傳統現場求解器技術，Clarity™ 3D 求解器模擬速度提升多達 10 倍，處理容量無限，且具備黃金標準精度。運用最新分散式多進程技術，有效解決在晶片、封裝、PCB、連接器和纜線上規劃複雜 3D 結構設計時所面臨的電磁 （EM）問題──以桌機、高性能運算（HPC）或雲端運算資源協助工程人員進行真正的 3D 分析。
【一圖看懂晶片發展】30 年來半導體應用獨白 |
|
作者
TechNews|發布日期
2018 年 11 月 13 日 14:12 |
|
竹科的誕生迎來了台灣半導體產業的興起，30 個年頭造就了台灣在晶片設計開發、生產製造的輝煌成就。在自駕車、AI人工智慧及各種先進科技技術蓬勃發展的今日，晶片產業不斷精進，成為科技發展的火車頭，Cadence在這 30 年來也從未缺席，本文帶您一窺台灣半導體與 Cadence 在台灣 30 年來的發展與歷程。
Cadence 走過三十年歲月，導入機器學習協助工程師晶片設計工作 |
|
作者
陳 瑞霖|發布日期
2018 年 08 月 15 日 14:09 |
|
講起 Cadence 可以只有半導體業界的人比較熟悉，負責提供 IC 設計所需要的 EDA 軟體。台灣的新竹科學園區不少廠商是 Cadence 的客戶，Cadence 30 週年的時候選擇新竹舉行大會，可是相當適合，CDN Live 大會請來 Cadence 大頭資深副總裁 Tom Beckley來演講，有超過 1,000 人參與。 繼續閱讀..
三星攜手 ARM 優化 7 奈米及 5 奈米製程晶片，瞄準台積電而來 |
|
作者
Atkinson|發布日期
2018 年 07 月 05 日 17:45 |
|
雖然 2018 年包括台積電、三星、格羅方德都要導入 7 奈米製程技術。其中，三星為了追趕台積電，還在首代的 7 奈米（LPP）製程中導入 EUV 技術。不過，台積電也非省油的燈，除了積極布局 7 奈米製程技術之外，2018 年初也已經宣布在南科啟動 5 奈米建廠計畫，正式投入 5 奈米製程的研發。因此，三星為了能縮減與台積電的差距，5 日正式宣布攜手矽智財權大廠安謀（ARM），雙方協議將進一步優化 7 奈米及 5 奈米製程晶片。
首款可運作的 DDR5，Cadence、美光、台積電聯手完成 4,400MT/s 速度測試樣品 |
|
作者
T客邦|發布日期
2018 年 05 月 09 日 8:30 |
|
即便 DDR5 預計在今年夏天，才會由 JEDEC 公布最後正式規範，但是相關廠商早已等不及，利用接近完工的草案版本進行設計量產測試。著名的電子設計自動化公司 Cadence 與 Micron 合作測試第一款可實際運作的 DDR5 控制器與記憶體顆粒，並使用台積電 7 奈米製程製造。 繼續閱讀..
瑞昱半導體經 Cadence 助力，成功開發數位電視 SoC 解決方案 |
|
作者
TechNews|發布日期
2018 年 05 月 04 日 16:14 |
|
全球電子設計創新領導廠商益華電腦 (Cadence Design Systems, Inc.) 宣佈瑞昱半導體股份有限公司於其 28nm 數位電視 (DTV) 系統單晶片 (SoC) 設計定案採用 Cadence® Innovus™ 設計實現系統，可縮小面積並改善功耗。除了結果品質 (QoR) 改善外， Cadence Innovus 更可容納更大容量SoC晶片，減少大容量SoC晶片在設計時的分割區塊及複雜度。
相較先前解決方案， Innovus 於 28nm SoC 設計提高生產力與品質
由於瑞昱需要在緊迫市場期限內做出更多功能且更複雜的數位電視系統單晶片，同時還要達成功耗面積的積極目標，採用 Innovus 是能夠適切符合瑞昱要求的解決方案。瑞昱過去使用 Cadence 平面規劃解決方案已有數年經驗，因此改用 Innovus 設計實現系統設計，不但介面輕鬆就能學習上手，可在同樣的設計時間內處理比較大的分割區塊，減低設計團隊的人力資源，提高產能。
瑞昱半導體股份有限公司副總經理暨發言人黃依瑋表示：「隨著我們的 SoC 設計整合越多功能，整體 SoC 晶片也持續變大，需要更高生產力的設計工具。Cadence Innovus 設計實現系統讓我們能夠以同樣設計時間及人力資源下處理比較大的分割區塊，同時改善 QoR，藉此加速設計收斂並做出更具競爭力的產品。」
Innovus 設計實現系統是一套大規模平行實體設計系統，能夠幫助工程師提高設計品質，達成具競爭力的功耗、性能與面積 (PPA) 目標，同時加速上市時程。此系統所隸屬的 Cadence 數位設計平台支援公司整體系統設計實現策略，協助系統及半導體公司以更高效率打造完整且具差異性的終端產品。
