EDA 廠 Cadence 財報讚、本季財測遜，盤後大跌 5% |
作者
MoneyDJ|發布日期
2023 年 04 月 25 日 8:52 |
|
Tag Archives: Cadence
力推 Certus 設計收斂方案！Cadence 立足運算軟體、邁向系統優化 |
|
作者
TechNews|發布日期
2022 年 12 月 14 日 10:00 |
|
在超大規模運算、5G、IoT、智慧汽車等新興應用的帶動下，大尺寸晶片的設計日趨複雜，讓完全手動的全晶片收斂流程變得更加冗長繁瑣，設計人員動輒需要耗費數月之久才能完成。有鑑於此，電子設計創新廠商益華電腦（Cadence）宣布推出全新 Certus 設計收斂解決方案（Closure Solution），支援全自動化環境、大規模平行／分散式架構、無限容量的設計優化與簽核，有效降低產品開發設計瓶頸、複雜性與功耗，進而帶給設計團隊一夜完成設計收斂並提升 10 倍生產力的最佳體驗。 繼續閱讀..
「溝通」與「彈性」，Cadence 發掘打造高效、創新團隊方程式！ |
|
作者
TechNews|發布日期
2022 年 07 月 25 日 9:00 |
|
過去兩年的疫情，不僅迫使人們重新思考工作與自身的定位，工作場域與模式的轉變也大大地考驗著企業如何快速應變。在逐步邁向原軌道的同時，連續八年再度獲選財星百大最佳職場（Fortune 100 Best Companies to Work For）的 Cadence 帶我們一探究竟，如何持續為員工提供優秀的工作場所與體驗？甚至從中出發掘高效與創新的關鍵？
繼續閱讀..
EDA 大廠 Cadence 財報讚、調高全年度財測，盤後大漲 |
|
作者
MoneyDJ|發布日期
2022 年 04 月 26 日 8:50 |
|
益華聯手達梭系統，加速機電虛擬雙生體驗 |
|
作者
侯 冠州|發布日期
2022 年 02 月 23 日 12:32 |
|
益華電腦（Cadence）和達梭系統（Dassault Systèmes）今天宣布建立策略合作夥伴關係。此一合作將達梭系統的 3D EXPERIENCE 平台與 Cadence Allegro 平台，結合在一個整合解決方案中，使公司能夠掌握複雜互聯電子系統中的跨專業建模、模擬、以及優化。藉由這種新的跨專業解決方案，為複雜的電子系統加速端到端系統開發流程，同時優化其設計以提高效能、可靠性、可製造性、供應鏈韌性、合規性和成本考量。
EDA 大廠 Cadence 財報讚、本季財測勝預期，盤後大漲 |
|
作者
MoneyDJ|發布日期
2022 年 02 月 23 日 8:35 |
|
Cadence 聯手台積電加速 3D IC 創新設計，滿足 HPC、汽車應用 |
|
作者
侯 冠州|發布日期
2021 年 11 月 09 日 9:11 |
|
EDA 設計業者益華（Cadence）近日宣布，攜手台積電加速 3D-IC 多晶片設計創新。Cadence 旗下的 3D-IC 平台「Cadence Integrity」可支援台積電 3DFabric 技術（包括 InFO、CoWoS、TSMC-SoIC等）；加上 Cadence Tempus時序簽核解決方案支援新的堆疊靜態時序分析（STA）簽核方法，進而縮短設計周轉時間，得以讓客戶創建更具競爭力的超大規模運算、車用等 3D SoC。
Cadence 推出以機器學習為基礎的革命性產品 Cerebrus，提供無與倫比的生產力和品質、擴大數位設計領導地位 |
|
作者
TechNews|發布日期
2021 年 07 月 27 日 14:00 |
|
全球電子設計創新領導廠商 Cadence Design Systems, Inc.（益華電腦）今天宣布推出 Cadence Cerebrus 智慧晶片設計工具（Cadence® Cerebrus™ Intelligent Chip Explorer），這是一款以機器學習為技術基礎所開發的新型工具，可實現數位晶片設計自動化和規模化，讓客戶能夠更快速地達到客製化晶片設計的目標。相較於人工操作方式，Cerebrus 和 Cadence 暫存器傳輸級到簽核流程（RTL-to-signoff）的結合，使高階晶片設計人員、電腦輔助設計團隊和矽智財開發者，能提高多達 10 倍的工程生產力，以及優化高達 20% 的功耗、效能與面積（PPA）。 繼續閱讀..
