神盾集團旗下、專注於先進互連與記憶體介面技術的矽智財廠商乾瞻科技（InPsytech, Inc.）本週發表符合 UCIe 3.0 標準的 64Gbps 晶粒間互連PHY + 控制器 IP 設計套件。該套件針對先進 3 奈米製程進行最佳化，能協助晶片設計團隊加速可行性研究、平面規劃與系統整合，進一步縮短新一代多晶粒系統的產品開發時程。
神盾指出，乾瞻科技此次推出的解決方案具備多項關鍵技術特色，包括完整符合最新 UCIe 3.0 規範，並向下相容既有標準，確保設計團隊能在既有架構上順利延伸。同時，該套件結合 PHY + 控制器完整設計套件，提供多晶粒互連所需的整合式解決方案。在協定支援方面，控制器能涵蓋 AXI4、CXS.B、CXL、Streaming 與 PCIe 等多種介面，滿足多樣化的應用需求。
另外，該解決方案在效能上亦具備優勢，有更寬的眼圖（data eye）開口，在不依賴 FEC（前向錯誤修正機制）即可達成 1E-27 位元錯誤率（BER），並提供 per-bit 即時健康監控功能。此外，其領先業界的功耗表現為 0.2pJ/bit，在兼顧高頻寬與高效能的同時，大幅降低耗能。產品設計亦兼具彈性，可同時支援先進封裝與有機基板兩種應用場景。
神盾指出，該套件的應用領域廣泛，特別適用於高效能運算（HPC）晶粒、xPU 與 AI 晶粒、記憶體擴充晶粒，以及需要高繞線頻寬密度的多晶粒設計。同時，它亦能支援光學 I/O 晶粒，為新一代系統整合提供強大助力。
乾瞻也同時為 Samsung SAFE IP Program 與 Intel Foundry Accelerator IP Alliance 的成員，長期專注於開發高效能、低延遲與低功耗的高速互連與記憶體介面 IP。其產品廣泛應用於人工智慧（AI）、高效能運算（HPC）、車用電子與高速光電通訊等領域。憑藉深厚的研發專業與持續創新，乾瞻致力於為全球客戶提供業界最先進的互連解決方案。
(首圖來源：shutterstock)
科技新報粉絲團
加入好友
訂閱免費電子報
