越做越強,台積電 5 奈米良率比 7 奈米更高

作者 | 發布日期 2020 年 08 月 26 日 8:26 | 分類 晶圓 , 晶片 , 零組件 Telegram share ! follow us in feedly


台積電近日在線上研討會上透露了有關於先進製程的大量資訊,目前剛量產的 5 奈米製程良率正迅速趕上 7 奈米,對於蘋果 A14X 晶片以及 AMD Zen 4 處理器都是非常好的消息。

通常半導體製程良率是隨著時間而下降,並獲得更高的產量,也就是學習曲線的概念。不過台積電表示,儘管 5 奈米是更先進的製程,但學習曲線表現比 7 奈米更好,使量產非常順利,而 5 奈米強化版製程 N5P 也即將於明年開始量產,性能將再度提高 5%,或功耗降低 10%。

基本上只要缺陷數低於 0.5 / cm 2 就算是合格的良率,目前已相當成熟的 7 奈米製程良率為 0.09 / cm 2,但才剛量產不久的 5 奈米製程就已達到了 0.1 / cm 2,顯示出比過往更好的學習曲線,這可能主是得益於 EUV 技術的應用,減少了製程步驟,原本需要 4 步 DUV 如今 EUV 能一次完成,降低了生產風險,如此下一季 5 奈米良率就將比 7 奈米更好。

(Source:TSMC)

目前來看 5 奈米將會給台積電帶來更強的競爭力,不僅如此,台積電還提供了最新 N4 製程的預覽,N4 除了通過減少掩模層來簡化製程外,還提供了一條直接遷移路徑,可以全面相容 5 奈米設計生態,預期將於明年底試產,2022 年實現量產。

而台積電下一代的 N3 製程將成為世界上最先進的邏輯技術,又會再度出現性能的飛躍與5 奈米相比將實現全節點的技術進步,性能再度提高15%、功耗降低 30%、邏輯密度提高 70%。但值得注意的是,3 奈米仍然會是 FinFET,這點倒是令市場相當意外,預計要到 2 奈米才會採用 GAA。

(Source:TSMC)

當然面對質疑,台積電也表示,經過與客戶的協商,3 奈米製程預期的成本及性能表現已受到廣泛的支持。儘管三星宣稱在 3 奈米將使用 GAA,但台積電仍相當胸有成竹。當然台積電仍在持續探索 3 奈米以下的技術,例如奈米碳管等新材料的應用,不過目前來看單一晶體管的性能提升已漸趨有限,需要更好的設計才能達到更高的效率。

(首圖來源:科技新報)

延伸閱讀: