解析台灣半導體巨擘(一)──16nm 良率持續進步，台積電看旺明年

編按：台灣晶圓代工龍頭台積電 7 日向投審會遞交申請書，將赴中國南京設 12 吋晶圓廠，台積電被視為台灣半導體重要命脈，此舉因而引起外界一片譁然。姑且不論登陸與否，你對台積電了解多少？資深前分析師 Richard 從財務面、技術面、競爭力分析等角度深度解析台積電，《科技新報》取得獨家授權，4 篇專文報導，帶你趁勢了解這間台灣舉足輕重的半導體巨擘。

台積電 3Q15 營收 2,125E，+3.4 QoQ，12 吋 wafer 約當出貨量 2,216K，-1% QoQ，毛利率（GM）從上季 48.5% 微降到 48.2%，營業利益率（OPM）從 2Q15 季的 37.5% 微降到 3Q15 的 36.9%，營業利益（OP）從 1Q15 季 866E 降到 2Q15 的 771E。GM 和 OPM 都在公司財測範圍內。稅後淨利 753E，EPS 2.9 元。

根據公司揭露的資料推估，3Q15 總產能約 2,300K 12″ 約當晶圓，出貨量產能利用率（Utilization; UTR）約 95%，低於 1Q15 的 102% 和 2Q15 的 98%，推估 Blended ASP 估計 US$2,935，和上季持平。3Q15 製程別產品組合和上季比較變動不大，16nm + 20nm 共 21%（估計16nm 2%，20nm 19%）、28nm 27%，28nm 以下製程比率合計 48%。

公司 guidance 4Q15 營收 2,010~2,040E，GM 47.5~49.5%，OP 36.5~38.5%。假設 4Q15 產能 2,368K，出貨量 2,068K，產能利用率將降到 86%，ASP 假設持平，則營收約 2,030E，-4~5% QoQ。產能利用率降了 9%，毛利率還能維持住，表示台積電 4Q15 的良率，尤其是強勁 ramp up 的 16nm 製程，應該有非常顯著的進步，才能抵銷產能利用率下滑的負面影響。

結構獲利能力持續進步

台積電近年的結構獲利能力（structural profitability）持續進步，結構獲利能力由兩個部份組成：

標準毛利率（standard gross margin，SGM）：特定產能力用率之下的毛利率。
標準產能利用率（standard utilization）：台積電企圖達到或超過的產能利用率。

過去幾年，台積電的 SGM 穩定進步，換句話說，同樣一個產能利用率，每年的 GM 都更高，而標準產能利用率，也一直維持得很高，因此結構獲利能力也持續進步。結構獲利能力和整體的長期 CAPEX 產能投資正確與否、或景氣突然熱絡或低落所造成的產能利率用過高或過低無關，代表的是日常營運能力、公司內部的能力和外部大環境的變化、以及公司對外部環境的預測能力，比較無關。台積電的結構獲利能力的進步，來自於以下 3 方面的努力，讓成本持續下降。

工廠營運管理持續創新，帶來的生產力和效率提升，也讓設備更有效的被使用。
先進製程產能擴張，非常謹慎小心。雖然這幾年還是有大量 CAPEX 擴充產能，因台積電和大客戶已成夥伴關係，新製程產能投資，都能配合客戶的產品規劃和產能需求，不像後進者，只能先投資製程產能，再來爭取客戶的 second source。
這幾年每一代新製程的良率提升速度穩定進步。新製程量產後一、兩年，毛利率往往低於公司平均數，因此，每代新製程的良率提升速度，對全公司的整體毛利率影響很大。

從財報上來觀察結構獲利能力的變化。我們將 3Q15 營業成本（COGS）1,102E 分成兩塊，「折舊攤提」=561E和「其他營業成本」=540E，半導體公司大部份的折舊發生在 COGS 的廠房機器設備，少部份發生在 OPEX 辦公設備，這裡簡化都計入 COGS，將折舊攤提 / wafer 出貨量，=每片 wafer 折舊成本 US$795，約略等於 2Q15 的 US$791，（折舊 / wafer）影響因素包括：1. 總折舊攤提金額、2. 產能利用率、3. 產能的製程組合、4. 出貨的製程組合。

通常採用越先進製程生產的晶圓，因為設備越昂貴，以及 cycle time 越長，每片 wafer 分擔的折舊金額越高，這也是 3Q14 和 4Q14 當 20nm 比率大幅上升的時候，（折舊 / wafer）暴增到 US$800 以上的原因，隨後 1Q15~3Q15 20nm 比率維持在 15~20%，總折舊攤提金額降低，（折舊 / wafer）下降到 US$769、US$791 和 US$795，預料未來一年，隨著更多 20nm 和 16nm 設備投產認列折舊，以及 16nm 製程產品 cycle time 長達 3 個月，（折舊 / wafer）未來接近或超過 US$800 將成為常態，一旦不景氣產能利用率跌破 90% 時，（折舊 / wafer）更可能高於 US$850，也就是說，先進製程雖然 ASP 高，分攤設備折舊也高，加上 cycle time 長，metal 和 poly 層數更多，耗用的材料成本也更多，量產初期幾季，良率還不夠好的時候，往往 GM 反而低於成熟製程。

將 3Q15（其他營業成本 / wafer 出貨量），=每片 wafer 其他營業成本 US$765，比 1Q15 的 US$792 低，而比 2Q15 的 US$740 高，這個數字，最能看出一家半導體公司的真正工廠效率和經營績效，有點類似 EBITDA margin 的觀念，但直接算成 per wafer 的數字，更為實際，其他營業成本，主要是製程中消耗的原材料、設備 / 設施 / 無塵室維持、線上工程師和作業員等，和會計上的變動成本接近，但有些項目，理論上可變動，實務上不太能變動，例如直接人工、工廠維持等，還是要算在（其他營業成本 / wafer），影響因素包括：

生產效率，例如各廠區、各機台和產品的最適當分配、各機台的普遍嫁動率、產品總良率和各單站機台良率、工廠 layout 等，尤其是 foundry 廠，有幾百個不同製程的產品在各工廠裡面跑，要最佳化的安排這些多種少量的產品，最能顯現出台積電這種專業 foundry 和 Samsung LSI 這種 IDM foundry 管理效率的差距，這一、兩年台積電開始將一些 product life cycle 長的客戶產品，自行在淡季時增加投片量，降低生產高低波動，也是提高生產效率的一個做法；
製程組合和 cycle time，越先進製程耗用的材料越多，有些材料耗用和先進製程成正比（例如光阻劑），有些材料和製程比較無關，但先進製程 layer 數多，多做幾 layer 本來就會用更多材料、更多人力時數、更多廠房設施維持成本（氣體水電環保等）。
良率。
產能利用率的影響不若（折舊 / wafer）大，但仍有些許影響。依據台積電法說會給的 4Q15 guidance，計算出 4Q15 的（其他營業成本 / wafer）將下降到 US$715，在 16nm 製程放量、產能利用率下降的情況下，這個數字還能下降，表示 16nm、20nm 甚至主流的 28nm 良率，應有明顯進步，帶來相當的 cost down 效果。

半導體景氣調整，2016 年溫和成長

2015 年全球經濟成長趨於緩和，終端產品需求不振，全球 Smarphone 約成長 10%、PC 衰退 6~7%、Tablet PC 衰退 15%，半導體市場，年初展望樂觀，下單積極，2Q15 中期之後，逐漸發現景氣有變數，下單轉趨保守，但對於年中旺季還有期待，2H15 forecast 不敢砍太多，到 3Q15 中期確定今年景氣不佳，庫存偏高，廠商紛紛大幅下修 9~12 月的訂單，嚴格控制庫存。終端產品需求不振，讓半導體產業庫存調整時間拉長，2015 年全球半導體市場大概只有零成長，預料到 2015 年底或 1Q16 季中，才有機會消化完畢，而於 2Q16 恢復比較健康的成長軌道，預估 2016 年半導體成長 3%。

2016~2017 年，除了總體經濟之外，半導體產業的成長動力，來自於以下幾個方面：

高階手機的半導體含量（silicon content）繼續成長：手機市場明顯 M 型化，高階手機這幾年，性能快速提升，CPU / GPU performance 已經追上低階 PC、Mobile DRAM 和 NAND Flash 容量接近 PC DRAM 和 SSD 容量，其他如 CMOS sensor、Baseband Modem、LCD 解析度都讓半導體含量持續成長，不但半導體含量增加，基於 performance、power 和 cost 考量，高階手機對先進製程的需求還是十分強烈，這個趨勢對先進製程技術、產能和服務都相對領先的台積電有利。
物聯網（Internet of Things）逐漸成型：最先看到有量應用領用，例如汽車、無人機、機器人、穿戴式裝置等，雖然這些產品用到的製程多是成熟製程，半導體含量也不高，但是數量龐大，當聯網的東西巨量成長之後，背後所需要的運算和儲存能量也將成長，包含資料中心、伺服器、網路處理器、CPU / GPU、影像處理等，這些則需要半導體先進製程。
主導新應用的系統公司：以往，foundry 的客戶最大是 Fabless IC 設計公司、其次是 IDM、系統公司（sysem houses）非常少，只有 Microsoft、Sony、Cisco 等少數幾家。但 Apple 自從涉入 AP 處理器之後變成 foundry 超大客戶之後，未來將看到越來越多大型系統公司，或者因為想掌控供應鏈、或者因為市面上的標準 IC（ASSP）不符合本身的應用需求，像 Apple 一樣，開始成立 IC 設計部門，設計自身產品需要的 ASIC，例如華為 / 海思集團、LG 集團，在 foundry 的投片量越來越大。

20nm 和 16nm 製程良率大幅改善，2016 年 16FFC 推進主流市場

台積電的先進製程近年來僅落後英特爾，但領先 IBM 聯盟的 Samsung LSI 和 GlobalFoundries。英特爾早在 22nm 製程技術，就開始使用 3D Tri-gate transistors，14nm Tri-gate 也在 2014 就量產。台積電和 Samsung 都是到 14 / 16nm 才導入 3D FinFET transistors，並且到 2015 年才量產。

Samsung LSI 這兩年靠 Apple AP 大訂單練兵，在 32 / 28nm 製程逐漸趕上台積電，當時台積電繼 28nm 取得技術和市場的主導地位後，接下來發展的 20nm，更幾乎是壟斷地位，Samsung LSI 自認 20nm 已經來不及，加上判斷 20nm 還是用 2D planar transistors，performance / cost 不會很好，製程技術生命週期不長，22 / 20nm 僅有研發和自製 in-house AP，數量不多，沒有外接 foundry 訂單，而把主力直攻 14nm FinFET，原本外界質疑沒有經過 22 / 20nm 的大量產經驗，直接發展 14nm 本來就很困難，又採用新的 3D FinFET transistors，應該不會很順利，沒想到 Samsung 真的做到了，首度在 14nm FinFET 製程領先台積電於 1Q15 量產，率先生產自家 Exynox AP，接著生產 Apple A9 和 Qualcomm Snapdragon 820，使得台積電公開承認 2015 年 14 / 16nm 製程 foundry 市場市佔率將首度落後競爭對手。

台積電 20nm（20SoC）經驗和良率持續進步，在 2015 全年扮演重要的業績貢獻角色，但 2016 年因為主要的 20nm 業務將轉進到 16nm，20nm 將衰退，雖然不會消失，仍將是一個長期生存的製程技術（long-lived node），只是因為部份需求轉移到 16nm，台積電的部份 20nm 製程設備也將轉為用於 16nm FinFET 製程產品。

台積電的 16nm FinFET+（16FF+）製程，策略上是將 16nm 視為 20nm 的延伸，使用和 20nm 相同的「metal backend process」，雖然 scaling 等規格上比不上 Samsung 的 14nm，製作的晶片 die size 較大，但因為是延續 20nm 技術，不僅可以充分利用 20nm 的量產經驗縮短學習曲線，而且 90% 以上的設備可以共用。台積電的 16nm FinFET+ 製程產品已經於 2Q15 正式量產，7 月開始小量出貨，3Q15 逐漸增大的投產量，將於 4Q15 大量出貨貢獻營收，研判 4Q15 時 16nm FinFET+ 的良率應可大幅拉升。新產品（Apple iPhone 6s / 6s+ 用的 A9 AP）量產動能可持續到 1H16。台積電預測 2016 年全年的 16nm 製程營收，將比 2015 年的 20nm 營收，還要大很多，並將於 2016 年重新取得主要地位的市佔率（14 / 16nm）。至於 20nm 台積電仍是唯一大量產的 foundry。如果用 16nm+20nm 一起看，無論是 2015 或 2016 年，台積電都是最大的主要供應商。

台積電正在開發新版 16nm FinFET C（16FFC）製程，C 的意思是 compact，在 performance、power（降低漏電）和 area（die size）都比 16nm FinFET+ 改進，並能在 0.6V 以下執行，透過製程簡化讓 cycle time 縮短。即使性能大幅改進，原先基於 16FF+ 製程的晶片設計，還是可以很容易的轉換成 16FFC 製程，16FFC 的市場定位為 mainstream 和 ultra low power，意味在 performance 的改進，沒有 power 和 cost 那麼多。

（全文未完；本文由 Richard’s Research Blog 授權轉載；首圖來源：達志影像）