不只合作 3 奈米製程,台積電與新思攜手進軍先進封裝設計 作者 黃 敬哲 | 發布日期 2020 年 09 月 15 日 11:03 | 分類 IC 設計 , 晶圓 , 晶片 | edit EDA 大廠新思 Synopsys 於 14 日宣布,台積電將採用包含其編譯器的先進封裝解決方案,提供通過驗證的設計流程,可用於晶圓晶片封裝(CoWoS)以及整合扇出型封裝(InFO)等先進設計。 從這裡可透過《Google 新聞》追蹤 TechNews 科技新知,時時更新 科技新報粉絲團 加入好友 訂閱免費電子報 關鍵字: 3 奈米 , EUV , 先進封裝 , 台積電 , 新思