如果 AMD 也支援 AVX-512 指令集會發生什麼事?

作者 | 發布日期 2021 年 04 月 07 日 8:15 | 分類 處理器 , 零組件 Telegram share ! follow us in feedly


高效能 x86 處理器永遠那麼難做

最近有國外媒體報導某 Twitter 爆料大神,透露 AMD 下世代 Zen 4 核心,將支援 AVX-512 指令集和人工智慧深度學習常用的 bfloat16 浮點格式(接著是 EPYC 核心數會從 64 激增到 96 個),或多或少也間接印證了「AMD 將研發資源集中給 Zen 4,沿用 7 奈米製程的 Zen 3 只是調校完畢的完善版」的觀點。

這就讓筆者不得不想到之前在「Linus Torvalds 對 AVX-512 的批評是否公道」一文中,文末寫了三個假設:

  • 假如英特爾(Intel)製程技術維持領先地位,今天還會有這樣的「雜音」嗎?
  • 如果 AMD 日後也支援 AVX-512,也沒碰到英特爾的降低時脈麻煩,Linus Torvalds 的反應會不會不一樣?

  • 從 Alder Lake 開始,Intel「似乎」在主流桌上型處理器,開了取消 AVX-512 第一槍,是否意味 AVX-512 將淡出個人電腦舞台?

筆者沒事看到那種「AVX-512 砍掉就砍掉,淡出就淡出,沒什麼大不了」的幼稚言論,就只會納悶,講這種話的人到底有沒有想過一件事:英特爾真這樣幹了,哪天 AMD 反過來全面支援 AVX-512 並標榜「宣稱他們家的產品享有最滴水不漏的 x86 軟體相容性」反打英特爾一槍,那該怎麼辦?順便一提,VIA Centaur 睽違多年的全新 x86 處理器 CHA,也具備 AVX-512 了,手腳竟然還比 AMD 還快,至於完整度如何在此不予置評。

總之我們先回稍微回顧一下「始作俑者」英特爾在「x86 義和團之亂」的退潮期,是如何為了讓 Larrabee 的徒子徒孫,有一條轉戰高效能運算與人工智慧的退路,而讓 AVX-512 指令集變成「讓 x86 指令集再度碎片化」的地雷。

「計算機結構」(Computer Architecture)一詞,源自於歷史上首款可回溯相容軟體的 IBM S/360 大型主機,意味著指令集架構(ISA,Instruction Set Architecture)相同的電腦,可執行同樣軟體。基於維護軟體相容性和「生態系統一致性」,指令集一向是「易加難砍」,讓資產和包袱成為一枚硬幣的兩面。

80×86 指令集因長期缺乏業界公定版本標準的關係,而導致碎片化問題,原本隨著實質的玩家只剩下英特爾與 AMD(加上毫無存在感的俄羅斯 Elbrus,與台灣的 VIA),AMD 也放棄了 SSE5,「皈依」英特爾 AVX,而漸漸雲淡風輕。

但英特爾在 Xeon Phi 與 Sky Lake-SP 導入的 AVX-512,不僅吹皺一池春水,在 2018 年首款「實驗性 10 奈米製程」Cannon Lake,首度將 AVX-512 指令集放到個人電腦處理器,這等於是打開潘朵拉的寶盒,因為這代表當時的英特爾相信他們的製程技術,有辦法「硬吃」AVX-512 激增的電晶體數量與耗電量。

事後證明,英特爾完全失算,放棄行之有年的鐘擺(Tick Tock)節奏,進入被外界戲稱「擠牙膏」的「三段論」(新製程→新架構→最佳化)時期後,除了高不可攀的 Skylake-X 與「逆向硬幹 Sunny Cove 核心」的 Rocket Lake,沒有任何一款桌上型處理器支援 AVX-512,這等於是對過去自負「我家產品擁有最佳 x86 軟體相容性」的英特爾,狠狠打自己一巴掌。

更糟糕的是,英特爾自己也讓 AVX-512 的版本變得混亂不堪,一再上演「新產品不見得相容舊產品」的戲碼。以剛上市的第十一代 Core Rocket Lake 為例,因為 Cypress Cove 核心是「14 奈米製程硬幹出 10 奈米製程 Sunny Cove」,所以 Tiger Lake 的 Willow Cove 核心多出來的 VP2INTERSECT,就這樣不見了。

英特爾在 2019 年鬧出的「Cooper Lake-SP 腰斬事件」是另一則慘案,為了滿足某個「超級大客戶」 (據稱是 Facebook)的深度學習需求,讓第三代 Xeon-SP 平台 Whitley 的先發處理器 Cooper Lake-SP 支援 bfloat16(然後因不明原因被中途腰斬,保留 Cedar Island 平台的 Cooper Lake-P),反倒是後面 10 奈米製程的 Ice Lake-SP 卻付之闕如,須等到第四代 Xeon-SP 平台 Eagle Stream 的 Sapphire Rapids。

最歡樂的莫過於「Golden Cove 大核+Gracemont 小核」的 Alder Lake,為了確保大核小核彼此之間的指令集相容性,Golden Cove 的 AVX-512 直接被「閹割」掉。這就回到另一個大哉問:假使哪天英特爾被 AMD 逼著所有產品都非得要有 AVX-512 不可,那英特爾真的也要讓新一代 Atom 體系小核支援 AVX-512 嗎?

說到最後,這一切的亂象,都是英特爾自己內部一堆「不安定因素(有看過灌籃高手湘北對陵南那場的讀者,一定知道筆者想表達的意思)」累積到一定程度後的「業力引爆」:搶救 x86 義和團的遺產一窩蜂猛衝人工智慧製程轉換青黃不接,讓英特爾在 AVX-512 相容度前腳踩後腳,從頭到尾都是自己人搞出來的問題,完全怨不得人。

話說回來,假若 AMD 真的在 Zen 4 靠著台積電 5 奈米製程,實現了「大致完整」的 AVX-512 相容性,並一舉解決過往執行 AVX 指令會大幅降低處理器時脈的宿疾,那英特爾昔日最自傲的「x86 指令集相容性」就將被 AMD 反將一軍。讓人不得不期待,這天一旦發生,英特爾該如何應對,而新任執行長 Pat Gelsinger 又將做何解釋。這齣好戲,屆時一定非常有趣。

(首圖來源:AMD

延伸閱讀:

關鍵字: , ,