IME 發表 4 層半導體層 3D 堆疊技術,可提升效能降低成本

作者 | 發布日期 2021 年 07 月 20 日 16:10 | 分類 IC 設計 , 封裝測試 , 晶片 line share Linkedin share follow us in feedly line share
Loading...
IME 發表 4 層半導體層 3D 堆疊技術,可提升效能降低成本

半導體製程技術研發愈困難,想精進更先進製程已相當不容易。除了製程微縮這條路,要持續提升半導體晶片效能,3D 堆疊技術也為另一種選擇。外媒《TomsHardware》報導,微電子研究所 (Institute of Microeletronics,IME)研究人員表示達成技術突破,透過多達 4 個半導體層堆疊,提升半導體晶片效能。這技術與傳統的 2D 製造技術相較,不但可節省 50% 成本,還可用於未來及平台整合設計,如 CPU 和 GPU 甚至是記憶體整合,實現新一代 3D 晶片堆疊發展。

想請我們喝幾杯咖啡?

icon-tag

每杯咖啡 65 元

icon-coffee x 1
icon-coffee x 3
icon-coffee x 5
icon-coffee x

您的咖啡贊助將是讓我們持續走下去的動力

總金額共新臺幣 0
《關於請喝咖啡的 Q & A》