Astera Labs 邁準量產階段!支援 CXL 附加記憶體擴展

作者 | 發布日期 2022 年 11 月 08 日 19:06 | 分類 半導體 , 新創 , 晶圓 line share follow us in feedly line share
Astera Labs 邁準量產階段!支援 CXL 附加記憶體擴展


Astera Labs 今日宣布支持 Compute Express Link(CXL)1.1 和 2.0 版本的 Leo Memory Connectivity Platform 已開始為客戶和策略合作夥伴提供準量產樣品,以實現安全、可靠且高效能的雲端伺服器記憶體擴充與共用。

Astera Labs 商務長兼共同創辦人 Sanjay Gajendra 表示,為克服加速和智慧基礎架構中的處理器記憶體頻寬瓶頸與容量限制,已打造出適用 CXL 1.1 和 2.0 的 Leo Memory Connectivity Platform,有助於無縫接軌大規模部署雲端記憶體的擴充與共用。

CXL 是實現雲端人工智慧和機器學習願景的重要推手,而 Leo 智慧型記憶體控制器可實現CXL.memory 通訊協定,允許 CPU 存取及管理 CXL 附加記憶體,以支援通用運算、AI 訓練和推理、機器學習、記憶體資料庫、記憶體分層、多租戶使用案例和其他應用專屬的工作負載。

Leo 智慧型記憶體控制器提供超大規模資料中心所需的完整功能,可用在雲端規模部署高度運算需求的工作負載,例如人工智慧和機器學習,並提供伺服器等級客製化的可靠性、可用性和可維護性(RAS)功能,允許資料中心業者自訂解決方案。

即使發生記憶體錯誤、材料衰退、環境影響或製造缺陷等因素,也不致影響應用效能、正常運作時間和使用者體驗,透過用於艦隊管理的廣泛遙測功能和軟體 API,便能輕鬆在雲端型平台上進行大規模管理、偵錯及部署。

AMD 資料中心生態系統和解決方案企業副總裁 Raghu Nambiar 表示,CXL 旨在成為開放式標準介面,支援可擴展和共用記憶體資源的可組合式記憶體基礎架構,為現代資料中心帶來更高的效率,這次與 Astera Labs 密切合作,以提供與 AMD 處理器和加速器的互通性與健全驗證。

Leo 智慧型記憶體控制器採用彈性的記憶體架構,確保不僅支援 JEDEC 標準 DDR 介面,同時也支援其他記憶體廠商專屬介面,提供獨特的彈性,以支援不同的記憶體類型,並降低總擁有成本,並首創能提供記憶體共用和共享的解決方案。

Leo 智慧型記憶體控制器是與領先業界的處理器廠商、記憶體廠商、策略雲端客戶、系統 OEM 和 CXL 聯盟(CXLTM Consortium)密切合作開發的,以確保其滿足眾廠商的特定要求,並在整個生態系統中流暢互通。

Astera Labs Inc. 為總部位在美國加州矽谷中心的無晶圓廠半導體公司,也是針對資料中心系統提供專用連接解決方案的領導廠商,產品組合包括系統感知半導體積體電路、電路板及服務,以實現強大的 CXL 和 PCIe 連接功能。

(首圖來源:科技新報)