處理器大廠英特爾 (Intel) 表示，已測試晶片實作背部供電，達成超過 90% 單元利用率與重大進展。英特爾是首家測試晶片實作背部供電的公司，達成推動世界進入下個運算時代的效能。英特爾領先業界的晶片背部供電解決方案 PowerVia，將於 2024 上半年 Intel 20A 製程節點推出。藉由電源迴路移至晶圓背面，解決晶片面積微縮而日益嚴重的互連瓶頸。
英特爾將 PowerVia 從電晶體開發分離，以確保實作 Intel 20A 和 Intel 18A 製程晶片時已準備就緒。與 Intel 20A 的 RibbonFET 整合前，PowerVia 已測試和除錯，確認具良好功能性。PowerVia 證實顯著有效利用晶片資源，單元利用率超過 90%，讓晶片設計人員提升效能和效率。英特爾將於 11~16 日京都舉行的 VLSI 研討會發表兩篇論文介紹此技術。
PowerVia 遙遙領先對手的晶片背部供電解決方案，並為英特爾晶圓代工服務（IFS）客戶等晶片設計人員，提升寶貴的能源與效能有更快途徑可走。英特爾導入業界最關鍵創新技術有悠遠歷史，如應變矽、Hi-K 金屬閘極和 FinFET，持續推動摩爾定律。隨著 PowerVia 和 RibbonFET 環繞式閘極（gate-all-around）2024 年問世，英特爾持續引領晶片設計和製程創新。
且 PowerVia 首次解決日益嚴重的互連瓶頸。人工智慧和電腦圖形等領域應用不斷增加，需要更小、更密集和更強大的電晶體滿足不斷成長的運算要求。數十年來，連接電晶體的電源線和訊號線架構總在爭奪資源，分離兩者後，能提升晶片效能和能源效率。背部供電對電晶體微縮十分重要，讓晶片設計人員毋須犧牲資源下提升電晶體密度，提供更高功率和效率。
英特爾強調，Intel 20A 和 Intel 18A 均會導入 PowerVia 背部供電技術和 RibbonFET 環繞式閘極技術。但全新電晶體電源傳輸方式，背部供電實作也向散熱和除錯設計提出新挑戰。
PowerVia 開發與 RibbonFET 脫鉤後，英特爾可迅速解決挑戰，確保 Intel 20A 和 18A 製程晶片實作時已做好萬全準備。英特爾工程師開發出避免散熱問題的緩和技術，除錯小組也有新技術，確保新設計結構正確除錯。實作結果顯示穩定良率和可靠性指標，整合 RibbonFET 架構前就展現價值。
測試還利用 EUV（極紫外光）微影設計規則，結果含晶片大面積達成超過 90% 標準單元利用率，提升單元密度同時降低成本。測試還顯示平台電壓降幅改善超過 30% 及 6% 頻率優勢。英特爾也迎合邏輯單元微縮隨之而來的高功率密度，PowerVia 測試晶片也達成散熱特性。VLSI 期間將公開第三篇論文，英特爾技術專家 Mauro Kobrinsky 將解釋英特爾部署更先進 PowerVia 的研究，如晶圓正面或背面同時做到訊號和電源傳輸。領先業界提供客戶 PowerVia 並持續創新，反映英特爾長期引領半導體創新往新市場去，並不斷創造新傳統。
(首圖來源：英特爾)
科技新報粉絲團
加入好友
訂閱免費電子報
