ASIC 設計服務廠智原科技推出 SerDes 進階技術服務方案,包含基於 UMC 28 奈米製程的 SerDes IP 及與其相對應的 IPA 進階技術服務(IP Advanced Service,IPA),提供 IP 子系統整合、PHY 硬核整合及實現,以及經封裝並整合至系統電路板後的IP電源與訊號干擾(SI/PI)模擬分析。
透過這套服務方案,智原已成功加快多項 ASIC 設計專案進入量產,應用範圍涵蓋了光纖到戶(FTTH)、家用閘道器、乙太交換機、SSD、工業自動化與 5G 基地台等產品。
智原透過已完成矽驗證的 SerDes IP 搭配經驗豐富的IPA進階技術服務,可有效加速客戶專案進到準量產階段;其中 IP 子系統可縮短整合及驗證高速介面標準協定的時間;PHY 硬核整合及實現可確保 IP 在客戶的特殊配置需求下,或重複使用硬核時都能保持相同的優異效能。
此外,智原提供電路板佈線建議與 SI/PI 模擬分析,分享系統整合經驗以減少整合上的失誤,並增加在系統上資料傳輸時的穩定性。IPA 進階技術服務使用廠內自有的晶片自動測試設備 (ATE) 與相關測量儀器,可於最短時間內依據除錯流程需求進行高低溫測試,及早修正各項設計上的問題,加速量產時程,提升生產良率。
智原營運長林世欽表示,智原新推出的 28 奈米 SerDes 進階技術服務方案以協助客戶快速整合為設計目標;SerDes IP 與智原PCIe Gen-4 PCS 及 EP 控制器整合後,已通過 PCI-SIG 的測試取得認證。在 SoC、高速傳輸與 DDR 設計開發上累積了超過二十年的經驗,熟知縮短上市時程的關鍵與技術;這套解決方案對需要SerDes的應用是最快速理想的選擇。
(首圖來源:智原)
延伸閱讀: