歷經多年努力，AMD Zen 微架構邁入第四世代，這一步一腳印穩扎穩打時，AMD 伺服器／工作站產品線也漸漸枝繁葉茂，像第四代 EPYC 處理器就有四個家族：通用伺服器 Genoa（9004 系列）、雲端最佳化 Bergamo（97×4 系列）、高效能運算的 Genoa（9×84系列）和本文主角：電信業邊緣運算 Siena（8004 系列）。
相較三款巨大 SP5（LGA6096）腳位 Zen 4 同儕，耗電量僅 70W~225W 的 Siena 就嬌小多了，腳位「僅」提供 6 條 DDR5 通道 SP6（LGA4844），最多 64 個 Zen 4 核心，很明顯是以英特爾 32 核以下第四代 Xeon-SP Sapphire Rapids 為假想敵，因為這版本並非多晶片封裝，僅單一 MCC（Medium Core Count）晶粒，所以較有成本競爭優勢，占英特爾出貨大宗（基於同樣的理由，之 前 MCC 出現導致停止出貨的臭蟲，傷害也特別大）。
▲ 經多次延宕的英特爾第四世代 Xeon-SP Sapphire Rapids，並不是只有四顆 15 核 Tile 版，還有單一晶粒 32 核的「主流」晶片，因成本較低，時脈較低，省卻多晶片間額外延遲，因此成為銷售主力，發生臭蟲事件的災情也更慘重。
AMD 在 Socket SP5 的策略是構建兩種 CCD（Core Complex Die）、外掛 3D V-Cache 選項，再與通用 IOD（I/O Die）結合成三種不同取向的產品，Socket SP6 的 Siena 就是相對低階方案，但畢竟是貨真價實的 Zen 4 核心，伺服器該有的可靠性、可用性、服務性一點都沒打折。固然耗電量超過 350W 的 96 核或 128 核EPYC 也很棒，但不適合需低於 150W 處理器的應用。
▲ AMD 開宗明義：Siena 追求的是能耗比和系統體積，為了電信業邊緣運算伺服器而生。
▲ AMD 也不忘再次強調 Zen 3 至 Zen 4 的進步：多 14% IPC、相同電壓時多 16% 時脈、相同效能表現時降低 60% 功耗。
▲ AMD 的 Chiplet 策略使規格彈性更靈活，可加速產品研發。
▲ 四種 Zen 4 EPYC 結構圖：96 核 Genoa、128 核 Bergamo、64 核 Siena、96 核外掛 768MB 3D V-Cache 的 Genoa-X。
▲ AMD 還順便談到 Infinity Fabric 3.0 版 IOD 的功能。當核心數較低或 CCD 較少，可將分配多條 GMI3 連接 IOD 利於高時脈型號的效能，配合不同 CCD（Zen 4 和 Zen 4c），會有不同效果。
▲ 值得一提的是，AMD 有講到 CXL 2.0 及 DDR5 記憶體控制器的有效頻寬比例：75%~80%。
過去低功耗伺服器領域一直是 AMD 產品組合的大漏洞，AMD 藉減半 DDR5 記憶體通道和更少核心實現目標，儘管功耗沒有像英特爾某些 Xeon D 型號那麼低，但也算踏出一大步，就讓我們瞧瞧 Siena 屆時會得到多少電信商青睞。
（首圖來源：AMD）
科技新報粉絲團
加入好友
訂閱免費電子報
