研究半導體公司的金融分析師 Dan Nystedt,在社群平台 X 分享業界傳出台積電 2 奈米試產良率超過 60% 的消息,不久便引來剛從英特爾退休的前執行長 Pat Gelsinger 回覆,稱「良率用 % 比較並不恰當」,認為這說法是根本不了解半導體良率。
Dan Nystedt 指出,媒體引述供應鏈人士的話,台積電 2 奈米製程試產良率超過 60%,也超越預期,明年量產。製程由台積電新竹寶山廠開發,準備就緒後將轉移至高雄廠。台積電 2 奈米首次導入 Nanosheet 架構,比 3 奈米 FinFET 架構更複雜。
發文後沒多久,Pat Gelsinger 便在下方留言「良率用 % 比較並不恰當」,因大晶粒(die)良率較低,較小晶粒良率百分比較高,「任何不定義晶粒尺寸說法,用百分比為半導體健康度量標準,都是不了解半導體良率的表現。」
speaking about yield as a % isn’t appropriate. large die will have lower yield, smaller die – high yield percentage. Anyone using % yield as a metric for semiconductor health without defining die size, doesn’t understand semiconductor yield. yields are represented as defect…
— Pat Gelsinger (@PGelsinger) December 7, 2024
而 Gelsinger 反駁,有些網友贊同,但也有人問「所以英特爾的良率?」「這就是為何他們決定讓你退休的原因」、「如果台積電總是用最佳晶片尺寸,這不是很公平嗎?」也有人說「最佳晶片尺寸不存在,如果晶片尺寸接近 0mm²,良率會接近 100%。」
先前南韓媒體傳出,英特爾 18A 製程良率不到 10%,這也讓 Pat Gelsinger 跳出來直指謠言有誤,並為 TD 和 18A 團隊取得的傑出成果與進展感到無比自豪。
thank you Pat for helping to set the record straight. I’m so very proud of the TD/18A team for the incredible work and progress they are making.
— Pat Gelsinger (@PGelsinger) December 7, 2024
(首圖來源:COMPUTEX)